2016实验组合逻辑电路的设计一.pptVIP

下载本文档

13
0
约 9页
2016-12-19 发布于北京
举报
版权申诉

2016实验组合逻辑电路的设计一.ppt

1、本文档共9页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

实验二组合逻辑电路的设计（一）一．实验目的 1、掌握用中、小规模集成电路设计组合逻辑电路的设计与测试方法。 2、进一步熟悉集成门电路的使用。 3、掌握二进制译码器的原理与应用。二．实验设备与器件 2. 半加器的设计四．实验报告要求 * 仪器或器材名称数字电路实验箱四2输入与非门二4输入与非门集成电路 3线/8线译码器型号规格 SAC-DGII-4 74LS00 74LS20 74LS138 数量１台 2片１片１片 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 00 00 02 20 86 51 74 74 138 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 三．实验内容１．检查与非门74LS00 功能：将74LS00的VCC接通5V电源，GND端接地，用万用表测14脚与7脚之间应有5V电压。其它管脚均悬空，用万用表的电压档测量各管脚的对地电压，输入端对地应有1.0～1.4V的电压，而输出端的读数大约为0.2V左右。否则，门电路可能已损坏。注意：输入端悬空时，易受干扰信号影响。手离开万用表，数据稳定后再读数。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 表（2.1） A 0 0 1 1 B 0 1 0 1 S ? C 0 1 1 0 0 0 0 1 不考虑进位将两个一位二进制数A和B相加叫做半加。设：A---被加数；B---加数；S---本位和；C---进位。则可列出真值表如表2.1。半加和: 进位: 逻辑图:用与非门74LS00实现： Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 功能： 3．测试3线/8线译码器74LS138的逻辑功能时电路工作，其他时候电路不工作， 74LS138集成电路外引线排列 3线－8线译码器74LS138的功能表 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 要求：列出真值表，由真值表写出逻辑函数式，根据逻辑函数式画出逻辑电路图，用标准器件74LS138和74LS20构成电路；接好实验电路，接上电源，用实验来验证设计的正确性。 A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 J0 0 1 0 1 0 1 0 1 D J 4．用74LS138和74LS20设计全减器表2.3 全减器功能测试表 0 1 1 0 1 0 0 1 0 1 1 1 0 0 0 1 设被减数为A，减数为B，来自低位的借位为J0；所得的差为D，借位为J 则有： Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 用74LS138和74LS20构成电路 J0 B A 74LS138 A2 A1 A0 G1 G2A G2B 1 0 J D Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 1 ．写出电路设计的过程(分析/真值表/函数表达式)。 2 ．画出实验电路图。 3 ．验证逻辑功能。 4 ．总结实验收获、体会。注意事项： 1、74LS138和74LS20的电源和地