（最新成果）基于FPGA的时分多址的方法改进.docVIP

（最新成果）基于FPGA的时分多址的方法改进 随着现代通信技术的发展，各种多址技术在日常生活中的应用正变得越来越广泛。所谓多址技术，是指许多用户同时使用同一频谱，采用不同的处理技术，使不同用户信号之间互不干扰地被分别接收和解调。多址技术分为频分多址(FDMA)、码分多址(CDMA)、时分多址(TDM-A)。频分多址是以不同的频率信道实现通信，码分多址是以不同的代码序列实现通信，而时分多址是以不同的时隙实现通信，它是一种实现共享传输介质或网络的通行技术。 　　时分多址技术把时间分割成周期性的帧，每一帧再分割成若干个时隙，通过介质或者网络发送信号。在满足定时和同步的条件下，接收方可以分别在各个时隙中接收到对应的信号而不混扰。时分多址技术具有保密性较高，传输容量较大等特点。 　　目前，利用FPGA实现多路信号的时分多址帧格式来进行传输的方法众多，但大多数方法都是通过使用FPGA芯片大量的门电路构成寄存器来实现时分多址。该类方法将占用大量的FIGA资源，导致单片FPGA可实现的功能大大减少，提高了工程成本，甚至对于一些资源较少的FPGA芯片，该类方法无法实现时分多址传输。本文提出了一种基于IP核的方法来实现时分多址，利用芯片内部的Block SelectRAMResource(BRAM)存储数据，节约了大量的逻辑门资源，使单片FPGA芯片能完成更多的逻辑功能。 　　1 理论分析 　　1．1 IP核 　　IP核(Intellectual Property core)是一段具有特定电路功能的硬件描述语言程序，该程序与集成电路的工艺无关，可以移植到不同的半导体工艺中去生产基础电路芯片。利用IP核设计电子系统，引用方便，修改基本元件的功能容易。IP核模块有行为(Behavior)、结构(Str-ucture)和物理(Physical)3级不同程度的设计，对应描述功能行为的不同分为3类，即软核、完成结构描述的固核和基于描述并经过工艺验证的硬核。 　　1．2 BRAM(Block SeleetRAM Resource) 　　FPGA内部的资源种类比较复杂，主要包括了以下几个部分：输入／输出模块(Input／Output Blocks，IOB)、可配置逻辑单元(Configur-able Logic Blocks，CLB)、Block SelectRAM、乘法器、数字时钟管理单元(DCM)、布线资源(Routing Resources)等。本文提出的算法正是利用芯片内部集成的Block SelectRAM实现时分多址方式的传输，从而节约出大量的CLB．以便单片FPGA能完成更多的功能。 　　FPGA芯片内部集成的每一块BRAM都是物理上的双口随机访问存储器(双口RAM)，它有两套完全独立的数据线，地址线和读写控制线，并允许两个独立的系统同时对该存储器进行随机性的访问，即共享式多端口存储器。 　　双口RAM最大的特点是存储数据共享。一个存储器配备两套独立的地址，数据和控制线，允许两个独立控制器同时异步的访问存储单元。因为数据共享，就必须存在访问仲裁控制。内部仲裁逻辑控制提供以下功能：对同一地址单元访问的时序控制；存储单元数据块的访问权限分配；信令交换逻辑等。 　　BRAM的工作类似于寄存器的工作方式，控制信号、地址信号以及输入输出数据信号必须要在时钟沿的建立时间内保持有效，BRAM会在这个时钟周期进行读写操作来输出结果或写入数据。其读写方式分为3种，分别是对地址进行读和写、只读、只写。 　　1．3 算法实现 　　第1步，例化双口RAM的IP核，将程序的输入输出与双口RAM的输入输出进行映射。 　　第2步，通过双口RAM的第一套端口将输入信号存储到RAM中，通过双口RAM的第二套端口将存储到RAM中的数据读出。 　　以4路信号为例，假设每路输入信号的采样率是48 kHz，采样位数是64 bit，则每路输入信号的位时钟是3．072 MHz，在第一个48 kHz的采样周期内，当采到3．072 MHz位时钟的下降沿时，将输入地址递增1。则在接下来的位时钟的上升沿，根据所例化的双口RAM的IP核，4路输入数据将存储到双口RAM当前输入地址所对应的存储器地址中，等待读取。由于共有4路信号，即输入信号宽度为4位，则存储到双口RAM中的数据宽度也应为4位，其中，每个地址中的所存储数据的第一位对应第一路输入信号，第二位对应第二路输入信号，以此类推。此时需要的双口RAM的大小位64x4 bit。 　　在下一个48 kHz的周期内，与前面类似，将4位宽度的输入数据继续存储到双口RAM新的64个4位的存储空间，同时，应将上个48 kHz周期所存储的前64个4位数据读出，并且准备以时分多址的