逻辑门电路-a解析.pptVIP

(2) 上拉电阻对OD门动态性能的影响 2.三态(TSL)输出门电路 3.1.3 其他CMOS门电路 A B TN1 TP1 TN2 TP2 L 0 0 0 1 1 0 1 1 截止 导通 截止 导通 导通 导通 导通 截止 截止 导通 截止 截止 截止 截止 导通 导通 1 1 1 0 与非门 1、CMOS 与非门 vA +VDD +10V T P1 T N1 T P2 T N2 A B L vB vL A B 0 0 1 0 0 1 1 1 Y = 如N个NMOS 管串联? (a)电路结构 (b)工作原理 2. CMOS 与门 +VDD V SS T P1 T N1 T P2 T N2 A B Y +VDD G1 D1 S1 TN TP D2 S2 G2 VSS A B L 1 A B L 或非门 3、CMOS 或非门 +VDD +10V T P1 T N1 T N2 T P2 A B L A B TN1 TP1 TN2 TP2 L 0 0 0 1 1 0 1 1 截止 导通 截止 导通 导通 导通 导通 截止 截止 导通 截止 截止 截止 截止 导通 导通 1 0 0 0 A B ≥1 0 0 1 0 0 1 1 1 如N个PMOS 管串联? 4.输入保护电路和缓冲电路