半加半减器 全加全减器.docVIP

实验六 半加半减器与全加全减器 实验目的 1.掌握了解74LS00，74LS86芯片的内部结构和逻辑功能。 2.根据真值表连接电路实现半加半减器、全加全减器的逻辑功能。 3.了解算术运算电路的结构。 实验设备 74LS00（二输入端四与非门）、74LS86（二输入端四异或门）、数字电路实验箱、导线。 74LS00引脚图 74LS86引脚图 三、实验原理 加法器成为计算机中最基本的运算单元。半加器是实现半加操作，只考虑两个加数本身，没有考虑低位来的进位。其逻辑表达式是; 。全加器是能进行加数、被加数和低位来的进位信号相加，并根据求和的结果给出该位的进位信号。其逻辑表达式是; 。 74LS00是二输入端四与非门，74LS86是二输入端四异或门。 四、实验内容 以小灯的灭与亮分别代表输出状态的0状态与1状态；以开关的断开与闭合分别代表输入状态的0状态与1状态。 用74LS00、74LS86实现半加半减器功能 设计电路：输入端有三个M、A、B，输出端有两个S、。当M=0时实现半加器A+B的功能；当M=1时实现半减器A-B的功能。A为被加数，B加数，S为半加和，为向高位的借位。真值表： 功能 M A B S 半 加 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1