《数字电子技术基础教学课件》上课用第六章_清华.ppt

第六章 时序逻辑电路 6.1 概述 一、时序逻辑电路的特点 功能上：任一时刻的输出不仅取决于该时刻的输入，还与电路原来的状态有关。 2. 电路结构上 ①包含存储电路和组合电路 ②存储器状态和输入变量共同决定输出 二、时序电路的一般结构形式与功能描述方法 三、时序电路的分类 1. 同步时序电路与异步时序电路 同步：存储电路中所有触发器的时钟使用统一的clk,状态变化发生在同一时刻 异步：没有统一的clk,触发器状态的变化有先有后 2. Mealy型(米利型)和Moore型（穆尔型） Mealy型： Moore型： 6.2 时序电路的分析方法 6.2.1 同步时序电路的分析方法 分析：找出给定时序电路的逻辑功能 即找出在输入和CLK作用下，电路的次态和输出。 一般步骤： ①从给定电路写出存储电路中每个触发器的驱动方程 （输入的逻辑式），得到整个电路的驱动方程。 ②将驱动方程代入触发器的特性方程，得到状态方程。 ③从给定电路写出输出方程。 例： 6.2.2 时序电路的状态转换表、状态转换图和时序图 一、状态转换表 二、状态转换图 四、时序图 例： （4）列状态转换表： （5）状态转换图 6.3 若干常用的时序逻辑电路 6.3.1 寄存器和移位寄存器 一、寄存器 ①用于寄存一组二值代码，N位寄存器由N个触发器组成，可存放一组N位二值代码。 ②只要求其中每个触发器可置1，置0。 例1： 例：用维-阻触发器结构的74HC175 二、移位寄存器（代码在寄存器中左/右移动） 具有存储 + 移位功能 6.3.2 计数器 用于计数、分频、定时、产生节拍脉冲等 分类：按时钟分，同步、异步 按计数过程中数字增减分，加、减和可逆 按计数器中的数字编码分，二进制、二-十进制和 循环码… 按计数容量分，十进制，六十进制… 一、同步计数器 同步二进制计数器 ①同步二进制加法计数器 器件实例：74161 （同步4位二进制加法计数器） 2. 同步十进制计数器 ①加法计数器 器件实例：74 160（同步十进制加法计数器） 二. 异步计数器 1. 二进制计数器 ①异步二进制加法计数器 2、异步十进制加法计数器 原理： 在4位二进制异步加法计数器上修改而成， 要跳过 1010 ~ 1111这六个状态 器件实例：二－五－十进制异步计数器74LS290 三、任意进制计数器的构成方法用已有的N进制芯片，组成M进制计数器，是常用的方法。 1. N M 原理：计数循环过程中设法跳过N－M个状态。 具体方法：置零法 置数法 例：将十进制的74160接成六进制计数器 例：将十进制的74160接成六进制计数器 置数法 (a)置入0000 (b)置入1001 2. N M ①M=N1×N2 先用前面的方法分别接成N1和N2两个计数器(N1及N2小于N)。 N1和N2间的连接有两种方式： a.并行进位方式 b.串行进位方式 例：用74160 接成一百进制 ②M不可分解 采用整体置零和整体置数法： 先用两片接成 M’ M 的计数器 然后再采用置零或置数的方法 例：用74160 （同步十进制加法计数器） 接成二十九进制 例：用74160接成二十九进制 6.4 时序逻辑电路的设计方法 6.4.1 同步时序逻辑电路的设计方法 设计的一般步骤 一、逻辑抽象，求出状态转换图或状态转换表 1. 确定输入/输出变量、电路状态数。 2. 定义输入/输出逻辑状态以及每个电路状态的含意，并对电路状态进行编号。 3. 按设计要求列出状态转换表，或画出状态转换图。 二、状态化简 若两个状态在相同的输入下有相同的输出，并转换到同一个次态，则称为等价状态；等价状态可以合并。 三、状态分配（编码） 1. 确定触发器数目。 2. 给每个状态规定一个代码。 （通常编码的取法、排列顺序都依照一定的规律） 四、选定触发器类型 求出状态方程，驱动方程，输出方程。 五、画出逻辑图 六、检查自启动 例：试用触发器和门电路设计一个同步七进制计数器。 检查电路能否自启动 将状态“111” 代入状态方程和输出方程，得到： 置零法： 适用于有置零功能的计数器 异步置零法 计数 1 1 1 1 保持（C=0） 0 X 1 1 X 保持（包括C） 1 0 1 1 X 预置数（同步） X X 0 1