通信4班选题.docVIP

6. 同步FIFO的设计 内容及要求 完成4bit宽、256深的同步FIFO。 （1）用开关作为输入数据，按键作为数据有效指示或者写信号； （2）数码管作为输出，按键作为读信号； （3）满、空指示驱动LED； （4）工作时钟100k即可； （5）完成全部流程：设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。 7. 排队电路设计 内容及要求 单窗口排队机电路，给每个新来者编号，并计算队伍长度。 （1）进队、离队两个信号作为输入，当前服务号码和队长各由4个数码管显示； （2）初始时队长0，进队号码由1顺序递增，输出编号； （3）有人入队，长度加，有人离队长度减； （4）工作时钟适当即可； （5）完成全部流程：设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。 8. 算术计算器电路设计 内容及要求 实现一位十进制数的加减乘除元算，结果显示在数码管上。 （1）键盘作为运算数据输入； （2）不同位置的按键代表运算符； （3）2个数码管显示运算结果； （4）支持连续运算； （5）完成全部流程：设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、下载验证等。 9. 日历电路设计（2人） 内容及要求 显示年、月、日或者时、分、秒的日历电路，精度ms。 （1）两种模式：年月日或者时分秒，数码管显示； （2）年月日、时分秒均递增可调； （3）数据调整任务选择（可以选择键盘做输入）； （4）工作时钟适当即可； （5）完成全部流程：设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。 10. 异步FIFO设计 内容及要求 实现完全异步的数据之间转换，宽8位，深256。 （1）采用双口同步RAM实现； （2）full/empty/almost_full/almost_empty输出信号点亮LED； （3）数据来自内部的序列发生器； （4）工作时钟适当即可； （5）完成全部流程：设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。 11. 音乐播放器（2） 内容及要求 （1）实现4曲播放； （2）音频数据自行解决，可采用语音传感器采集； （3）扬声器播放； （4）实现选曲播放，快进后退功能，实现单曲自循环； （5）完成全部流程：设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。 12. 输入脉冲宽度测量 内容及要求 脉冲宽度测量电路，输出脉冲持续时间。 （1）采用系统的1M输入时钟作为测量基准； （2）输入高电平脉冲，异步于时钟； （3）数码管显示当前脉冲的持续时间，可复位为0； （4）记忆至少3个测量值，靠按键回显； （5）完成全部流程：设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、下载验证等。 13.可控信号延时电路 内容及要求 对输入信号进行延时输出，延时量由输入控制量决定。 （1）4bit数据，8bit延时控制量，最大延时256个时钟，最小1个时钟； （2）采用的存储方式任意； （3）要求精确延时，不得采用CPU+RAM的方式； （4）时钟、数据靠手动输入，数据显示于数码管； （5）完成全部流程：设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、下载验证等。 14.简单除7操作电路 内容及要求 对串行输入信号除以7运算，显示结果。 （1）串行数据输入，有起始指示，数据长度不定； （2）内部完成除以7的操作，不得采用IP单元； （3）采用IP验证，商值和余数值验证结果分别点灯； （4）数码管显示当前的商值和余数值； （5）完成全部流程：设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、下载验证等。 15.自动售货机电路(2) 内容及要求 设计自动售货机电路，要求如下： （1）待售物品价格1元、2元、3元、五元； （2）只接受1元、5元、10元币值； （3）机内存有1元零钱无限； （4）投入钱币之前认为售货机为空闲状态；投入钱币后需要按下物品标签吐出商品； （5）自动找零； （6）完成全部流程：设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、下载验证等。 16. 堆栈寄存器设计 内容及要求 模拟堆栈寄存器电路。 （1）深度12，数据宽度8比特； （2）堆栈、弹栈有指示信号； （3）完成全部流程：设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、下载验证等。 17. 并行CRC-16校验码产生器设计 内容及要求 8bit并行输入数据进行CRC-16校验。 （1）输入为连续数据流，时钟为单位，起始位有1bit宽Sos指示信号； （2）生成多项式G(x)=x^16+x