2013级数字电子技术A卷.docVIP

贺州学院课程考核试卷 （2014——2015 学年第 1 学期） 课程名称：数字电子技术 开课单位：计算机学院 试卷序号： A 卷 任课教师：陈科尹、谭晓东 考核年级、专业：2013级计应、计软、计网、物联网 考试时间： 120 分钟 考核方式： 开卷□ 闭卷??实验操作□ 题号 一 二 三 四 五 总分 统分人签字 应得分 30 10 12 24 24 100 实得分 得 分 评卷人 一、单项选择题（本大题共15小题，每小题2分，共30分） 在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填入题中的括号内。错选、多选或未选均无分。 1.下列那个数字集成电路属于小规模(SSI)的数字集成电路( )。 A、逻辑门、触发器 B、计数器、加法器 C、小型存储器、门阵列 D、大型存储器、微处理器 2. 数字信号的特点是( )。 A、时间上、数值上都离散 B、时间上连续、数值上离散 C、时间上离散、数值上连续 D、时间上、数值上都连续 3. 在二进制数中，其位权的规律是( )。 A、逢进一 B、逢十进一 C、逢进一 D、逢十六进一 4. 逻辑函数F= =( )。 A、 B、A C、 D、 5. 在何种输入情况下，与非运算的结果是逻辑0 )。 Ａ、全部输入是1 B、任一输入是0 C、全部输入是0 D、仅一输入是0 6. 当逻辑函数有n个变量时，共有( )个变量取值组合？ A、n B、2n C、2n D、n2 7. 逻辑表达式Y=AB可以用( )实现。 A、门 B、非门 C、门 D、异或门 8. 下列那种逻辑门的输入和输出可以互换使用( )。 A、出门 B、漏极开路门 C、门 D、集电极开路门 9. OC门在使用时，下列说法那个是错误的( )。 A、输出端可以并联 B、应在输出端和电源之间接一个电阻 C、输出端并联实现或逻辑关系 D、OC门在工作态时，输出端有两个状态：高电平、低电平 10. 若在编码器中有50个编码对象，则要求输出二进制代码位数为( )位。 A、5 B、20 C、 D、11. 一个8选1数据选择器的数据输入端有( )个。 A、1 B、4 C、3 D、8 12. 下列逻辑电路中，不是组合逻辑电路的有 )。 A、寄存器 B、编码器 C、全加器 D、译码器 13. n个触发器可以构成能寄存 )位二进制数码的寄存器。 A、n-1 B、n+1 C、2n D、n 14. 对于D触发器，欲使Qn+1=Qn，应使输入D=( )。 A、0 B、1 C、Q D、 15. 为实现将JK触发器转换为D触发器，应使( )。 A、J=K= B、K=DJ= C、J=K=D D、J=DK= 得 分 评卷人 二、判断题（本大题共10小题，每小题1分，共10分） 在每小题的括号内打上“√”或“×”。打错、不打均无分。 1. 逻辑变量的取值，比大。( )。. 计数器的模是指构成计数器的状态个数。( )。 3. 一般TTL门电路的输出端可以直接相连，实现线与。( )。. 若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。( )。 5. 优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。( )。. 同步时序电路由组合电路和存储器两部分组成。( )。 . 编码与译码是互逆的过程。( )。 . RS触发器的约束条件RS=0表示不允许出现R=S=1的输入。( )。 9. 同步时序电路具有统一的时钟CP控制。( )。. 三态门的三种状态分别为：高电平、低电平、不高不低的电压。( )。 评卷人 三、计算题（本大题共2小题，每小题6分，共12分） 请在每小题后的空白处写出计算结果。 得分 1. 用公式法化简函数。 得分 2. 用卡诺图化简逻辑函数。 评卷人 四、分析题（本大题共3小题，每小题8分，共24分） 请在每小题后的空白处写出分析结果。 得分 1. 试分析下图所示组合逻辑电路的逻辑功能。 得分 2. JK触发器的触发信号和输入信号如下图(a)所示。试画出Q1端的输出波形。设触发器初态为“0”。(请在下图(b