sincos编码器数据采集卡..doc

sincos编码器数据采集卡 sincos编码器数据采集卡为电机编码器的脉冲发生器，是的设备。 图1 上述A，B相电压信号可以表示为： UA=Usin(θ+π／2) (1) UB=Usinθ (2) 式中：U为正余弦编码器输出电压信号幅值；θ为电压信号相位角。 永磁同步电机正余弦编码数据采集卡是一种将差分信号转换为一连串数字脉冲信号与模拟信号的转换电路，是电机控制系统的基本理论依据，通过采集卡可以精确的控制电机的速度、方向与运行效果等等。 编码器与数据采集卡的连接方式如图2所示，一般通过带屏蔽层的15芯串口线连接。 图2 由于数据采集是电机控制的必要条件，提高编码采集卡的抗干扰能力与采集精度，使其不受电机频率等相关运行参数的影响，同时使采集卡体积小、成本低，便于安装调试一直以来都是编码采集卡的研究与发展方向。 二、数据采集卡的原理 本文提供一种抗干扰能力强，对电机不同运行状态的影响小，成本低、安装调试方便的新型编码采集卡。 本方案包括经典的数字信号产生电路与基本无干扰的模拟量采集电路。尤其是数字信号产生电路，采用了比较、触发与电容滤波相结合的方式，巧妙的应用了电路自身存在的干扰，以及触发电路的独立性，产生了基本无干扰的数字信号，并且做到了与电机的运行状态的相对独立，使得在成本降低的情况下，编码采集卡获得了理想的信号采集波形。 数字信号产生原理图如图3，由编码器输出信号A+、A-比较得到A1信号（其中A+为近似正弦波，A-与A+相差90电角度），其中，滤波电容采用10P与360P相结合的方式，可以分别对两种不同频率的干扰信号进行过滤，能够有效去除多次谐波对变频器的扰动。 图3 通过D触发器，分别产生所需要的数字信号A2与A3，如图4所示，A2与A3相差一个CLK周期，用于合成B信号的时钟信号，触发器时钟信号CLK由CPU直接提供，不受电机运行频率的影响,且远远小于信号A2的周期。 图4 A2与A3信号通过异或门74LS86，可以产生方波信号CLKB，即为数据采集卡B信号的时钟信号，再通过触发器74HC74即可产生标准的CPU可识别信号B_OUT,如图5所示。 图5 时序图如图6，以一级D触发器在一个周期的时序图为例，信号A2为D触发器的数据输入端，CLK为触发器的时钟，可得到的输出波形为A3，信号A3较信号A2延时时间设为tCLKB(0tCLKB ≤TCLK)，即A2与A3异或可得高电平时间为tCLKB，此时钟信号不受电机运行频率等参数的影响，有效的避免了现有的技术中利用RC延时产生时钟的局限性，达到了比较理想的通用性。 模拟量采集电路如图7，由于CPU电源电压为3.3V，所以要将模拟信号电压控制在0V至3.3V以内，而模拟信号有正负之分，故将电压抬高1.65V。通过调试输出信号SIG_A，为了防止饱和影响实际采样效果，使信号的峰峰值不大于3V即可。 图7 以A信号为例，利用虚短、虚断公式： (Uref_1.65-Vx)/5.1=(Vx-A+)/2 (3) (SIG_A-Vx)/5.1=(Vx-A-)/2 (4) 式中，SIG_A为模拟输出信号，A+与A-为差分输入信号，Vx为运放U1A的2与3引脚电平，由(3)、(4)得： SIG_A= Uref_1.65+5.1/2*（A+-A-） 采用以上设计后，数字信号与模拟信号都可以达到比较理想的波形，克服了电机编码器所带来的传导干扰以及高次谐波对变频系统的影响，由于时钟直接由CPU提供，既节省了成本，又具有极强的通用性，体积减小，方便了安装与调试。 三、具体实施方式 下面结合附图对本案例作进一步介绍： 如图8，永磁同步电机的运行时，由编码器输出电机的实时运行状态，包括位置、位移和速度等信息，编码信号采集器对信号进行分类处理，将整合后的基本无干扰、高精度的数字与模拟量传输到信号处理系统，该系统使用高速DSP芯片来保证信号处理的及时性，高精度高运算速度的DSP保证了电机良好的运行效果。  A B 数据采集卡脖子 屏蔽层接地 正余弦编码器器脖子 信号A2 图6 信号B1 CLKB A3 CLK tCLKB 永磁同步电机 电机控制系统 信号处理 编码信号数据采集卡 编码器 图8