Multisim在电子电路设计中的应用Multisim在数字逻辑电路中的应用.ppt

图8-39 数字钟原理图 8.14 数字电路综合设计——数字式抢答器 　　1．任务要求 　　(1) 抢答器应该具有数码显示、锁存功能。 　　(2) 抢答组数分为八组，即序号0，1，2，3，4，5，6，7，优先抢答者按动本组序号开关，该组号立即锁存到LED显示器上，同时封锁其他组号。 　　(3) 系统设置外部清除键。按动清除键，LED显示器自动清零灭灯。 　　(4) 数字式抢答器定时为30 s。启动开始键后，要求： 　　① ?30 s定时器开始工作； 　　② 扬声器(在此用条形光柱表示)要短暂报警。 　　(5) 抢答器在30 s内进行抢答，抢答有效，终止定时；30 s定时到，无抢答者本次抢答无效，系统短暂报警。 　　2．数字式抢答器的基本工作原理 　　数字式抢答器一般包括定时电路、门控电路、8线-3线优先编码器、RS锁存器、译码显示和报警电路等几个部分。其中。定时电路、门控电路及8线-3线优先编码器三部分的时序配合尤为重要，当启动外部操作开关(起始键)时，定时器开始工作，同时打开门控电路，输出有效，8线-3线优先编码器等待数据输入，在规定时间内，优先按动序号开关的组号立即被锁存到LED显示器上，与此同时，门控电路变为输出无效，8线-3线优先编码器禁止工作；若定时时间已到而无抢答者，定时电路立即关闭门控电路，输出无效，封锁8线-3线优先编码器，同时发出短暂报警信号。数字式抢答器的原理框图如图8-40所示。 图8-40 数字式抢答器的原理框图 　　1) 简单的数字式抢答器 　　数字式抢答器的核心是编码器，74LS148D是一种典型的8线-3线优先编码器，它的EI是输入使能端，且低电平有效。即当输入使能端EI=1时，不管其他输入端是否有信号，电路都不会有输出，所有输出都处于高电位。只有输入使能端EI=0时，电路都才会有输出信号。EO是输出使能端；GS是片优先编码标志输出端。当EI=0时，编码器工作，其中至少有一个输入端有编码请求信号(逻辑0)时，EO为1，否则为0；当EI=1时，优先标志和输出使能均为1，编码器处于不工作状态。简单的数字抢答器没有定时功能，当启动清除/起始键(J9闭合)时，与非门U4A、U4B构成的RS触发器Q置0，将RS 锁存器74279N全部清零。 　　74LS148D的EI端为0，编码器输入使能有效，抢答开始。同时释放清除/开始键(J9打开)，与非门U4A、U4B构成的RS触发器Q置1，此时，由于74LS148D的输出使能端EO为 0，因此门U3A的输出仍为0，即EI=0，在这期间只要按动任一输入数字键，编码器按8421码输出，经RS锁存器锁存。与此同时，输出使能端EO由0翻转为1，经门U3A输出为1，即EI=1，编码器输入使能无效，停止编码；74LS148D的片优先编码标志输出端GS由1翻转为0，LED数码管U2显示最先按动的对应数字键的组号，实现优先抢答功能。简单的数字式抢答器如图8-41所示。 图8-41 简单的数字式抢答器 　　2) 报警电路 　　用555定时器构成多谐振荡器，它产生的矩形波(频率f=1/[0.7(R1+2R2)C])经三极管构成的推动级输出，使扬声器或条形光柱报警。开关键J9可以控制多谐振荡器工作与停止，J9断开，多谐振荡器工作，反之，电路停止振荡。555定时器和三极管构成的报警电路如图8-42所示。 图8-42 报警电路 8.15 数字电路综合设计——数字频率计 　　1．任务要求 　　(1) 频率测量范围：1 Hz～10 kHz ； 　　(2) 数字显示位数：四位静态十进制计数显示被测信号的频率。 　　2．数字频率计的基本工作原理 　　数字频率计一般都由振荡器、分频器、放大整形电路、控制器、计数译码器、显示器等几部分组成。由振荡器的振荡电路产生一标准频率信号，经分频器分频分别得到2 Hz和0.5 Hz的控制脉冲及选通脉冲。控制脉冲经过控制器中的门电路分别产生锁存信号和计数器清零信号。待测信号经过限幅、运放的放大、施密特整形之后，输出一个与待测信号同频率的矩形脉冲信号，该信号在检测门经过与选通信号的合成，产生计数信号。计数信号并与锁存信号和清零复位信号共同控制计数、锁存和清零三个状态，然后通过数码显示器件就可以进行显示。数字频率计的原理框图如图8-43所示。 图8-43 数字频率计的原理框图 　　1) 振荡器及分频器部分 　　由原理框图可知，振荡器及分频器部分有两个不同频率的输出。由石英晶体振荡器产生一个标准频率信号，以待下一步进行分频。分频的系数取决于所选晶振的频率及所需的选通信号频率。这里，我们选用32.768 kHz晶体振荡器，因为对它进行分频最低可分出2 Hz的标准频率信号，这便于获取0.5 Hz的选通信号和控制信号。同时，选择可