第06章时序逻辑电路.ppt

其对应的逻辑电路如图6.4.4所示 6.4.1 同步时序逻辑电路的设计方法 图6.4.4 其全部状态转换图为 由状态转换图可知，此电路可以自启动。由于电路有输入信号，故为米利型时序逻辑电路。 6.4.1 同步时序逻辑电路的设计方法 将状态“11” 代入状态方程和输出方程，分别求X=0/1下的次态和现态下的输出，得到： 作 业 题6.3 题6.5 题6.8 题6.12 题6.13 题6.14 题6.16 题6.19 题6.20 题6.21 题6.28 题6.31 * * * * * * * * * * * * * * * * * * * * * * * 2. MN的情况 这种情况下，必须用多片N进制计数器组合起来，才能构成M进制计数器。连接方式有串行进位方式、并行进位方式、整体置零方式和整体置数方式。 (1) 串行进位方式和并行进位方式： 串行进位方式： 在串行进位方式中，以低位片的进位信号作为高位片的时钟输入信号。两片始终同时处于计数状态. 6.3.2 计数器 例如采用串行进位方式，利用74LS160实现100进制计数器，其电路如图6.3.29所示。 6.3.2 计数器 图6.3.29 并行进位方式： 在并行进位方式中，以低位片的进位输出信号作为高位片的工作状态控制信号，两片的计数脉冲接在同一计数输入脉冲信号上。 例如采用并行进位方式，利用74LS160实现100进制计数器，其电路如图6.3.30所示。 6.3.2 计数器 图6.3.30 a. 若要实现的M进制可分解成两个小于N的因数相乘，即M＝N1×N2,则先将N进制计数器接成N1进制计数器和N2进制计数器，再采用串行进位或并行进位方式将两个计数器连接起来，构成M进制计数器。 例6.3.6 试利用串行进位方式由74LS160构成24进制加法计数器 6.3.2 计数器 解：24可分解成4×6（或者3×8、2×12)，则先将两片74LS160构成4进制和6进制计数器，再连接，其实现电路如图6.3.31所示。 例6.3.7 试利用并行进位方式由74LS161构成32进制加法计数器。 解：可将32分成16×2(或8×4)，则电路如图6.3.32所示。 6.3.2 计数器 b.若要实现的M进制（如31进制）不可分解成两个小于N的因数相乘，则要采用整体置零法或整体置数法构成 6.3.2 计数器 （2)整体置零方式和整体置数方式 首先将两片N进制计数器按串行进位方式或并行进位方式联成N×N M 进制计数器，再按照NM的置零法和置数法构成M进制计数器。此方法适合任何M进制（可分解和不可分解）计数器的构成。 例6.3.8 利用74LS160接成29进制计数器。 解：采用整体置零法的实现电路如图6.3.33(a)所示，采用整体置数法的实现电路如图6.3.33(b)所示 6.3.2 计数器 (a)异步整体置零 (b)同步整体置数 图6.3.33 例5.3.7 试利用置零法和置数法由两片74LS161构成53进制加法计数器。 解：若由74LS161构成53进制计数器，其构成的256进制实际为二进制计数器(28),故先要将53化成二进制数码，再根据整体置数法或整体置零法实现53进制。 6.3.2 计数器 （53)D＝（110101)B 利用整体置数法由74LS161构成53进制加法计数器如图6.3.34所示。 6.3.2 计数器 6.4.1 同步时序逻辑电路的设计方法 步骤： 一 、逻辑抽象，得出电路的状态转换图或状态转换表 1.分析给定的逻辑问题，确定输入变量、输出变量以及电路的状态数。通常取原因（或条件）作为输入逻辑变量，取结果作输出逻辑变量； 2.定义输入、输出逻辑状态和每个电路状态的含义，并将电路状态顺序编号； 3.按照题意列出电路的状态转换表或画出电路的状态转换图。 6.4 时序逻辑电路的设计方法 二、 状态化简 若两个电路状态在相同的输入下有相同的输出，并且转换到同样的一个状态去，则称这两个状态为等价状态。等价状态可以合并，这样设计的电路状态数少，电路越简。 6.4.1 同步时序逻辑电路的设计方法 三、 状态分配 状态分配也叫状态编码 a.确定触发器的数目n ； b.确定电路的状态数M ，应满足2n－1M≤2n; c.进行状态编码，即将电路的状态和触发器状态组合对应起来。 a. 选定触发器的类型； b. 由状态转换图（或状态转换表）和选定的状态编码、触发器的类型，写出电路的状态方程、驱动方程和输出方程。 五 、根据得到的方程式画出逻辑图 六、 检查设计的电路能否自启动