原创力文档- 1、本文档共17页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
蘇州科技学院计算机组成原理实验报告
《计算机组成原理B》
实 验 报 告
学 院： 电子与信息工程学院
专 业： 计算机科学与技术
班级学号： 11200135111
学生姓名： 李辉
指导老师： 黄研秋
实验一 实验日期：2014.6.10 成绩评定：____________
实验名称： 运算部件实验：加减法器设计 实验内容：
启动Quartus II，可以采用图形化设计，也可以采用VHDL语言编程设计。然后进行编译调试，最后运行仿真模拟，查看仿真结果。采用图形化设计时先设计CAS单元，然后使用CAS单元设计四位加减法器。查看仿真结果时要考虑四种情况：加法、减法、正溢、负溢。还可以尝试AB均为正、AB均为负、A为正B为负、A为负B为正时候的加减法。
1、一位全加器的实现
2、一位可控加减法单元CAS的设计
3、四位加减法器设计
实验目的：
熟悉用Quartus II进行逻辑电路设计的方法。
通过4位加减法器的设计，掌握加减法器的基本原理。
VHDL程序或图形设计电路图：
一位全加器（FA）的VHDL程序CAS单元
电路图：
一位可控加减法单元CASDY的设计的VHDL程序
电路图：
四位加减法器设计的设计的VHDL程序
电路图：
仿真结果和分析：
1.一位全加器的CAS仿真结果
仿真结果分析：Ai，Bi和Ci（一个二进制位）相加，产生一个和输出Si以及一个进位Ci+1。仿真结果可得下表所示：
输 入
输 出
Ai
Bi
Ci
Si
Ci+1
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
1
从表中得，输入中有奇数个1时，和Si为1；输入中任何两个同时为1，进位Ci+1为1。
2.一位可控加减法单元仿真结果
仿真结果分析：当Sub=0,Ai、Bi和进位Ci做一位加法；当Sub=1，Ai、Bi的反码和进位Ci做一位加法运算。
四位加减法器设计的仿真结果
加法：
减法：
仿真结果分析：sub作为控制线，A和B做加法时，sub为0，根据补码的运算方法最低位应该加1，所以将sub作为最低位的进位输入C0；A和B做减法时，sub为1。其中，Cy为移出标志，由C3和C4进行异或运算得到。如下表所示：
输入
输出
C3
C4
C3异或C
Cy
0
0
0
+
0
1
1
正溢出
1
0
1
负溢出
1
1
0
-
心得体会：
通过了本次实验，完成功能如下：
1、一位全加器的实现
2、一位可控加减法单元CAS的设计
3、四位加减法器设计
我学会了用Quartus II进行逻辑电路设计的方法，同时通过设计4位加减法器，掌握加减法器的基本原理，以及如何使用Quartus II创建部件图、波形示例图、仿真部件图，感谢老师的指导和同学的帮助。
实验二 实验日期：2014.6.10 成绩评定：____________
实验名称： 运算部件实验：并行乘法器实验 实验内容：
启动Quartus II，可以采用图形化设计，也可以采用VHDL语言编程设计。然后进行编译调试，最后进行仿真模拟，查看仿真结果。
1.设计一位全加器（FA）。
2.设计一个5位求补器。
3.设计一个5?5的不带符号的阵列乘法器。
4.设计一个6?6的带符号的阵列乘法器。
实验目的：
1. 掌握原码并行乘法器的基本原理。
2. 掌握带求补器的补码阵列乘法器的基本原理。 VHDL程序或图形设计电路图：
一位全加器（FA）的设计VHDL程序
电路图：
5*5不带符号的阵列乘法器的设计VHDL程序
电路图：
5位求补器的设计VHDL程序
电路图：
4.6*6位带符号的阵列乘法器设计VHDL程序
电路图：
仿真结果与分析：
1.一位加减法器仿真结果
仿真结果分析：Ai，Bi和一个二进制位输入Ci相加，产生一个和输出Si以及一个进位Ci+1。通过仿真结果可得如下真值表所示：
输 入
输 出
Ai
Bi
Ci
Si
Ci+1
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
文档评论（0）