《集成电路设计工艺流程.docVIP

集成电路设计工艺流程晶体的生长晶体切片成 ?wafer晶圆制作功能设计à模块设计à电路设计à版图设计à制作光罩工艺流程??1)? 表面清洗???? 晶圆表面附着一层大约 2um 的 Al2O3 和甘油混合液保护之 , 在制作前必须进行化学刻蚀和表面清洗。??2)? 初次氧化 ????? 有热氧化法生成 SiO2? 缓冲层，用来减小后续中 Si3N4 对晶圆的应力氧化技术干法氧化 ?Si( 固 )?+?O2? à ?SiO2( 固 )湿法氧化 ?Si( 固 )?+2H2O? à ?SiO2( 固 )?+?2H2干法氧化通常用来形成，栅极二氧化硅膜，要求薄，界面能级和固定电荷密度低的薄膜。干法氧化成膜速度慢于湿法。湿法氧化通常用来形成作为器件隔离用的比较厚的二氧化硅膜。当 SiO2 膜较薄时，膜厚与时间成正比。 SiO2 膜变厚时，膜厚与时间的平方根成正比。因而，要形成较 ? 厚的 SiO2 膜，需要较长的氧化时间。 SiO2 膜形成的速度取决于经扩散穿过 SiO2 膜到达硅表面的 O2 及 OH 基等氧化剂的数量的多少。湿法氧化时，因在于 OH 基在 SiO2 膜中的扩散系数比 O2 的大。氧化反应， Si? 表面向深层移动，距离为 SiO2 膜厚的 0.44 倍。因此，不同厚度的 SiO2 膜，去除后的 Si 表面的深度也不同。 SiO2 膜为透明，通过光干涉来估计膜的厚度。这种干涉色的周期约为 200nm ，如果预告知道是几次干涉，就能正确估计。对其他的透明薄膜，如知道其折射率，也可用公式计算出(d?SiO2)?/?(d?ox)?=?(n?ox)?/?(n?SiO2) 。 SiO2 膜很薄时，看不到干涉色，但可利用 Si 的疏水性和 SiO2 的亲水性来判断 SiO2 膜是否存在。也可用干涉膜计或椭圆仪等测出。SiO2 和 Si 界面能级密度和固定电荷密度可由 MOS 二极管的电容特性求得。 (100) 面的 Si 的界面能级密度最低，约为 10E+10?--??10E+11/cm? – 2?.e?V?-1? 数量级。 (100) 面时，氧化膜中固定电荷较多，固定电荷密度的大小成为左右阈值的主要因素。??3)?CVD(Chemical?Vapor?deposition) 法沉积一层 Si3N4(Hot?CVD 或 LPCVD) 。 ???1? 常压 CVD?(Normal?Pressure?CVD)????NPCVD 为最简单的 CVD 法，使用于各种领域中。其一般装置是由 (1) 输送反应气体至反应炉的载气体精密装置； (2) 使反应气体原料气化的反应气体气化室； (3) 反应炉； (4) 反应后的气体回收装置等所构成。其中中心部分为反应炉，炉的形式可分为四个种类，这些装置中重点为如何将反应气体均匀送入，故需在反应气体的流动与基板位置上用心改进。当为水平时，则基板倾斜；当为纵型时，着反应气体由中心吹出，且使基板夹具回转。而汽缸型亦可同时收容多数基板且使夹具旋转。为扩散炉型时，在基板的上游加有混和气体使成乱流的装置。??2? 低压 CVD?(Low?Pressure?CVD)????? 此方法是以常压 CVD? 为基本，欲改善膜厚与相对阻抗值及生产所创出的方法。主要特征： (1) 由于反应室内压力减少至 10-1000Pa 而反应气体，载气体的平均自由行程及扩散常数变大，因此，基板上的膜厚及相对阻抗分布可大为改善。反应气体的消耗亦可减少； (2) 反应室成扩散炉型，温度控制最为简便，且装置亦被简化，结果可大幅度改善其可靠性与处理能力 ( 因低气压下，基板容易均匀加热 ) ，因基可大量装荷而改善其生产性。??3? 热 CVD?(Hot?CVD)/(thermal?CVD)??? 此方法生产性高，梯状敷层性佳 ( 不管多凹凸不平，深孔中的表面亦产生反应，及气体可到达表面而附着薄膜 ) 等，故用途极广。膜生成原理，例如由挥发性金属卤化物 (MX) 及金属有机化合物 (MR) 等在高温中气相化学反应 ( 热分解，氢还原、氧化、替换反应等 ) 在基板上形成氮化物、氧化物、碳化物、硅化物、硼化物、高熔点金属、金属、半导体等薄膜方法。因只在高温下反应故用途被限制，但由于其可用领域中，则可得致密高纯度物质膜，且附着强度极强，若用心控制，则可得安定薄膜即可轻易制得触须 ( 短纤维 ) 等，故其应用范围极广。热 CVD 法也可分成常压和低压。低压 CVD 适用于同时进行多片基片的处理，压力一般控制在 0.25-2.0Torr 之间。作为栅电极的多晶硅通常利用 HCVD 法将 SiH4 或 Si2H 。气体热分解（约 650?oC ）淀积而