微机原理及用》教案2009cl(2-3).ppt

第二章 8086/8088微处理器及其体系结构 2.1 8086/8088 CPU的编程结构 2.2 8086/8088 的存储器组织 2.3 8086/8088的I/O组织 2.4 8086/8088CPU的引脚功能和工作方式 2.5 8086/8088的操作及其时序 2.1 8088/8086CPU的编程结构 重点：分为哪两个部件？各部件的组成和功能如何？ 2.1.1 8088/8086CPU的内部结构 8086CPU从功能上分为两个部分： 总线接口部件（BIU）； 执行部件（EU）。 8088和8086的异同： 都是16位微处理器； 8086有16位数据总线，8088是8位数据总线。 8086的结构框图如图2-1 一. 执行部件EU 组成：算术逻辑单元、暂存寄存器、标志寄存器、通用寄存器组、EU控制器等。 功能：执行指令。 指令顺序执行。满负荷地连续执行指令，省访问存储器时间。 若需访问存储器取操作数，那么EU将访问地址送给BIU后，等待操作数。 遇到转移类指令。 ALU完成16位或8位二进制数的运算 通用寄存器暂存参加运算的操作数； 结果特征置入标志寄存器中保存。 控制器负责从BIU队列中取指令译码，发控制命令 二. 总线接口部件BIU 组成：地址加法器、专用寄存器组、指令队列缓冲器、总线控制电路等。 功能：负责与存储器、I/O端口传送数据。 特点：EU与BIU并行工作 2.1.1 8086/8088CPU的内部结构 总线接口部件BIU：取指令 8088CPU 指令执行部件EU： 执行指令 CPU的任务：执行存放在存储器里的指令序列，即取 指令和执行指令。 （有8个） 指令执行部 ALU（算术逻辑单元）、通用寄存器组 件EU的组成： 标志寄存器FR、TMP和EU控制器 功能：从BIU中读取指令、分析并执行相关操作。 总线接口 部件BIU组成： 段寄存器组(4个）、IP、地址加法器、指令队列缓 冲器、内部寄存器、总线控制器。 功能： 负责CPU 存储器 I/O设备间的信息传送 执行指令时，EU和BIU是并行操作的，是既分工又合作的两个独立的部件。 3、控制寄存器组 指令指针寄存器IP：存放将要取出的下一条指令在代码段中的偏移地址，它始终指向将要取出的下一条指令。程序不能直接访问IP，但可通过某些指令修改IP的内容。 标志寄存器FR：它是一个16位的寄存器，只用了9位，其中 状态标志6个：CF、PF、AF、ZF、SF、OF； 控制标志3个：IF、DF、TF。 2.2 8086/8088的存储器组织 2.2.1 存储器组织 8088微处理器有20根地址线，可寻址空间为 =1M字节，而机内所有的寄存器都只有16位，只能寻址 =64K字节，故需分段。 每个字节对应有唯一的20位物理地址。 8086CPU的DB为16位，对规则字的存取需一个总线周期；对非规则字则需两个总线周期。 8088CPU的DB为8位，每一个总线周期只能完成一个字节的存取操作。 地址总线和数据总线 8088CPU，20根地址总线（三态输出信号），16根数据总线（三态双向信号分时复用）。 AD0~ AD15地址/数据复用引脚 A16/ S3 ~ A19/ S6地址/状态复用引脚 控制总线——传送控制信号的一组信号线 MN/MX工作方式选择 16根 3. 其它引脚 CLK：时钟引脚 VCC：电源引脚 GND：接地 1. 与工作方式无关的控制线（公共总线） BHE/ S7：高8位数据总线允许/状态复用引脚（输入） RD：读信号引脚（输出） READY：准备好引脚（输入） TEST：测试信号引脚（输入） INTR：可屏蔽中断请求信号引脚（输入） NMI：非屏蔽中断引脚（输入） RESET：复位信号引脚（输入） MN/MX：最大/最小模式控制引脚 2. 与工作方式有关的控制线 最小方式：系统只有一个微处理器，产生全部控制信号。 INTA：中断响应信号（输出） ALE：地址锁存允许信号（输出） DEN：数据允许信号 DT/R：数据收发（输出） M/IO：存储器输入/输出控制信号（输出） WR：写信号（输出） HOLD：总线保持请求信号（输入） HLDA：总线保持响应信号（输出） 8086在最小模式