程序存储器ROM幻灯片.ppt

第 11 章 MCS-51中断系统 内容安排 一. 中断源和中断标志 二. 中断请求的控制 三. 中断响应和撤除 四. 中断系统的应用 五. 外部中断源的扩展 §11.1 中断源和中断标志 中断过程： 在硬件基础上再配以相应的软件实现的 中断源 2. 定时器/计数器控制寄存器（TCON） IT0（IT1）：外部中断触发方式设置位 位地址是88H（8AH） 状态可由用户通过程序设定（包括置位、清0） 若IT0（IT1）=0，中断触发方式为低电平触发方式 若IT0（IT1）=1，中断触发方式为负边沿触发方式 3. 串行口控制寄存器（SCON） RI（SCON.0）：串行口接收中断标志位 位地址为98H 在串行口接收完一组串行数据时，串行口电路→向CPU发出串行口中断请求，同时RI由硬件自动置位“1” CPU响应接收中断后，须由软件复位，如：CLR RI RI标志也可供CPU查询 TI（SCON.1）：串行口发送中断标志位 位地址为99H 在串行口发送完一组串行数据时，串行口电路→向CPU发出串行口中断请求，同时TI由硬件自动置位“1” CPU响应接收中断后，须由软件复位，如：CLR TI TI标志也可供CPU查询 §11.2 中断请求的控制 中断允许控制 注意：MCS-51开放和关闭中断可由软件设置中断允许寄存器IE各位状态，实现两级控制 注意： MCS-51系统复位后，IE的初始状态0××00000 B，关中断 IE的单元地址是A8H，各控制位（位地址：A8H ~AFH）也可位寻址，因此，对中断请求控制方法有两种： ① 用字节传送指令 ② 用位操作指令 2. 中断优先级的控制 特点： MCS-51具有两个中断优先级 所有中断都可由指令设定为高级或低级两个中断优先级，以便CPU对所有中断实现两级中断嵌套 每个中断的中断优先级由中断优先级寄存器IP统一管理 问题：如果几个同一优先级的中断源同时向CPU申请中断，CPU首先响应哪一个中断？ 方法：CPU通过内部硬件查询逻辑自然优先级顺序确定首先响应的中断请求 §11.3 中断响应和撤除 1. 中断响应 ⑤ CPU执行完一条完整的指令之后，自动响应该中断请求，但正在执行的指令若是中断返回指令（RETI）或者对专用寄存器IE、IP进行读/写的指令时，CPU不会马上响应中断请求，至少再执行完下一条指令才会响应中断 中断处理过程流程图： 注意：RETI与RET区别 RETI指令的功能：把断点地址从堆栈中弹出→（PC）中，通知中断系统已完成中断处理，将响应中断时所置位的优先级状态清0 RET指令虽也有返回断点的功能，但它不能恢复中断逻辑 中断响应最长时间（8个机器周期）： 查询周期恰逢RETI或其他访问IE、IP指定的第一个周期，而这类指令后面又跟随着MUL或DIV指令，由此引起的附加等待时间不会超过5个机器周期 3. 中断请求的撤除 在中断请求被响应前，中断源发出的中断请求是由CPU锁存在特殊功能寄存器TCON和SCON的相应中断标志位中 一旦某个中断请求得到响应，CPU必须在中断返回前，把它的相应中断标志位复位成“0”状态；否则MCS-51就会因为中断标志未得到及时撤除而重复响应同一中断请求 （2）串行口中断请求的撤除 CPU响应串行口中断后，不是采用硬件自动复位RI、TI，而是在中断服务程序的适当位置采用软件复位，中断请求不能自动撤除，将RI和TI撤除，防止CPU再次响应这类中断 （3）外部中断请求的撤除 方法：硬件配合软件 §11.4 中断系统的应用 MCS-51中断系统的初始化 例11-1：请写出INT1为低电平触发的中断系统初始化程序 2. 中断系统的应用 主程序： 中断服务程序 ORG ZDRK LJMP INTVS ┆ ORG ZDVS INTVS：CLR EA ；关中断 PUSH ACC ；保护现场 PUSH 01H ┆ SETB EA ；开中断 ┆ 中断服务 ┆ 注意： 在相应入口地址安排一条跳转指令，目的跳到用户设计的中断服务程序 在中断服务程序的末尾，安排一条返回指令RETI 视需要确定是否保护现场，CPU响应中断时，具有自动保护断点功能，但不具有保护其他现场（A、B、PSW、Ri等状态），需要在中断服务程序中用指令保护和恢复 及时清除那些不能自动清除的中断标志，以免产生错误的中断 中断服务程序中的“PUSH”与“POP”指令必须成对使用，以确保中断服务程序的正确返回 主程序与中断服务程序间的参数传递方法与主程序和子程序的参数传递方式相同，可通过寄存器、存储单元、堆栈和变量等方式传送 例11-2：如图所示，将P1口的P1.4~P1.7作为输入位， P1.0~P1