2_x86处理器架构.pptVIP

汇编语言 lybliu@cuit.edu.cn, QQ （学校主页?教学平台） 第二章 x86处理器架构 2.1 一般概念 2.2 32位x86处理器 2.2.2 基本执行环境 2.2.3 x86内存管理 2.3 64位x86-64处理器 2.4 典型x86计算机组件 2.5 输入输出系统（I/O系统） 第二章 x86处理器架构 2.1 一般概念 2.2 32位x86处理器 2.2.2 基本执行环境 2.2.3 x86内存管理 2.3 64位x86-64处理器 2.4 典型x86计算机组件 2.5 输入输出系统（I/O系统） 2.1 一般概念 从程序员的角度描述IA-32处理器系列 包括所有的Intel处理器 兼容处理器，如AMD的处理器 2.1.1 微机的基本结构 图2-1描述了微机的基本结构： 中央处理器 CPU 内存存储单元 输入/输出设备 通过三大总线连接起来 中央处理器CPU包括 数量有限的称作寄存器的存储单元 一个高频时钟 用于CPU内部操作和其他系统部件之间的同步 一个控制单元(CU) 协调执行机器指令时各个步骤的次序 一个算术逻辑单元(ALU) 执行加法等算术逻辑运算 CPU通过主板插槽的引脚同计算机的其他部分相连接 内存存储单元是计算机程序运行时存放指令和数据的地方 总线：是一组用于在计算机各部分之间传送数据的并行线。一般分成三组： 数据总线：在CPU与外部之间传送指令和数据 控制总线：使用数字信号，同步、控制接入到总线上的所有设备的动作。 地址总线：传输指令和数据的地址 时钟：涉及CPU和系统总线的每个操作都由一个内部时钟同步。它以固定的频率产生脉冲。 机器指令使用的最基本的时间单位称为机器周期或时钟周期。 时钟频率是时钟周期的持续时间的倒数。用每秒振荡的次数来计算。 通常所说的CPU的主频即为这个CPU内部时钟的频率。 机器指令的执行至少需要一个时钟周期，很多指令需要很多个时钟周期才能完成一条指令。 I/O设备 即我们平常所见到的计算机的部件 如显示器，键盘，鼠标，硬盘等等 2.1.2 指令执行周期 程序在开始执行之前必须装入内存 指令指针寄存器(IP, Instruction Pointer, 是CPU中的一个寄存器)存有要执行的下一条指令的地址 指令队列存放着若干条要执行的指令 机器指令的执行包括三个基本步骤： 取指令 解码 执行 如指令使用了内存操作数，还需要额外的步骤 取操作数 存储输出操作数 取指令：控制单元从指令队列中取出指令并递增指令指针（IP） 解码：控制单元对指令进行解码以确定该条指令要执行什么操作。控制单元将输入操作数传递给算术逻辑单元，并向它发送信号指明要执行的操作 取操作数：如指令的操作数在内存中，控制单元就产生读内存操作从内存中传入到内部寄存器中 执行：算术逻辑单元执行指令，以寄存器(有名寄存器或内部寄存器)为操作数，将运算输出的结果送到有名寄存器或内存，然后更新处理器的状态标志 存储结果，如果结果要存储到内存中，则执行写内存操作将结果存到内存中去。 多级流水线 指令执行的每一步至少占用一个时钟周期。 处理器可以采用流水线技术来实现多个部件间的并行处理，以提高系统的效率。 以486为例，采用了6级流水线,每级流水线有其对应的执行部件。 486的6级执行部件 总线接口单元BIU 代码预取单元 指令解码单元 执行单元 分段部件：把逻辑地址转换为线性地址并进行保护检查 分页部件：把线性地址转换为物理地址，进行页保护检查并保留一个最近访问页的列表 超标量体系结构 指有两条及以上的执行流水线。 使得同时可以执行多条指令 2.1.3 内存的读取 系统的吞吐量通常依赖于内存的访问速度 通常，CPU时钟频率很高，可能几GHz。通过系统总线的内存访问速度往往偏低，如33MHz。这二者之间速度不匹配，一般要求快速设备插入等待周期以等待慢速设备。 一个内存操作，要求执行一系列的步骤，往往需要多个时钟周期。下图示例了一个内存读取周期。 读内存步骤 周期1：内存操作数的地址放到地址总线上 周期2：读取线（控制总线中的一根）设为读功能（一般是置为低），通知存储器要读一个值。 周期3：CPU等待，以便存储器作出响应，存储器在响应好后，将选中单元里的数据放到数据总线上。如果存储器不能在这个时间内把数据准备好，则要求CPU插入更多的等待周期。 周期4:将读信号置1，通知CPU从数据总线上取数。 由于内存与CPU速度相差巨大，目前一般是采取缓存的方式来提高速度。 缓存是一块特殊内存，它存取速度比普通内存快得多，但价格贵。 程序在第一次读取某数据时，将此数据范围内的一块内存数据读入并存放到缓存中，以后再操作此块内存时，则不进行真正的内存操作，而在缓存中进行。 2.1.4 程序是如何