(1章)第一讲EDA技术及绪论.pptVIP

任课教师：黄丽雯 手机Email：cqhlw@ 课程信息发布及答疑：网络教学平台 课程考核方式：1)课堂表现 2)平时小测验 3)期末小论文 4)实验成绩 5)考勤 课程重难点及知识结构说明： 1.理论、概念 基础知识 （1、5章 ） 2.硬件描述语言（8章 ） 3.工作平台 仿真软件EWB / Multisim（了解） 集成开发工具QuartusII / MAX+PLUSII 4.数字系统设计及实例 5.可编程模拟器件及开发工具（了解） EDA技术与可编程器件的应用 名词缩写 IC 集成电路 EDA 电子设计自动化 ESDA 电子系统设计自动化 ISP 在线可编程 ASIC 专用集成电路 PCB 印制电路板 PLD 可编程逻辑器件 FPLD 现场可编程逻辑器件 FPGA 现场可编程门阵列 CPLD 复杂可编程逻辑器件 SOC 片上系统 SOPC 可编程片上系统 EDA技术 EDA技术的重要性 EDA内容体系 ● MCU、DSP和可编程ASIC 特点 ASIC设计 混合ASIC 设计 ●门阵列设计 ●标准单元设计 ●可编程ASIC （FPGA/CPLD） 半定制集成 电路设计 全定制集成 电路设计 FULL-CUSTOM IC 数字ASIC设计 模拟ASIC 设计 全定制法是一种基于晶体管级的设计方法，设计者必须使用版图编辑工具从晶体管的版图尺寸、位置及互连线开始亲自设计，以期得到ASIC芯片的最优性能。 ● 全定制法 采用全定制法可以设计出最高速度、最低功耗和最省面积的芯片，但设计的周期很长（一般1年），设计成本很较高，只适用于对性能要求很高（如高速芯片）或批量很大的芯片（如存储器、通用芯片）,由 IC厂家一次性制造出来。 门阵列设计法又称“母片”法，母片是IC工厂按照一定规格事先生产的半成品芯片。在这芯片上制作了大量按一定规则排列的门单元，并排列成阵列形式。这些单元依照要求相互连接在一起即可实现不同的电路要求。母片完成了绝大部分芯片工艺，只留下一层或两层金属铝连线的掩膜需要根据用户电路的不同而定制。门阵列设计方法涉及的工艺少，设计制造周期短，设计成本低。但门的利用率不高，芯片面积较大，母片上制造好的晶体管都是固定尺寸的，不利于设计高性能的芯片。 ● 门阵列法 标准单元设计法又称库单元法，它是由IC厂家在芯片版图一级预先设计好一批具有一定逻辑功能的单元，这些单元在功能上覆盖了中小规模标准IC的功能，并以库的形式放在EDA工具中。设计时可根据需要选择库中的标准单元构成电路，然后调用这些标准单元的版图，并利用自动布局布线软件完成电路到版图一一对应的最终设计。 相比于全定制设计法， 标准单元法设计的难度和设计周期都小得多，而且也能设计出性能较高、面积较小的芯片。与门阵列法相比，标准单元法设计的电路性能、芯片利用率以及设计的灵活性均比门阵列好，既可用于设计数字ASIC，又可用于设计模拟ASIC。但标准单元库的投资较大，而且芯片的制作需要全套的掩膜版和全部工艺过程，因此生产周期及成本均比门阵列高。它适用于于性能指标较高而生产批量又较大的芯片设计。 ● 标准单元法 可编程逻辑器件是ASIC的一个重要分支，与前面介绍的几类ASIC不同，它是一种已完成了全部工艺制造、可直接从市场上购得的产品。用户只要购得通用的可编程器件，由自己通过EDA工具软件对器件进行功能配置，实现用户的专用要求。 ● 可编程逻辑器件法 可编程 ASIC设计 (PGA/CPLD) 门阵列 标准单元 全定制 ASIC设计 SOPC/SOC 混合 ASIC 设计 ASIC设计 ● 可编程ASIC 的发展趋势 向系统内可重构的方向发展 向高速可预测延时器件的方向发展 向混合可编程技术方