XS128ATD模数转换模块整理后资料.doc

一、ATDCTL0控制寄存器0，在多通道AD转换方式下才有效。 ? Bit7 Bit6 Bit5 Bit4 Bit3 Bit2 Bit1 Bit0 读 保留 0 0 0 WRAP3 WRAP2 WRAP1 WRAP0 写 ? ? ? 复位 0 0 0 0 1 1 1 1 WRAP [ 3 : 0 ]：回旋通道选择位。这些选择位只有在多通道转换方式下才有效，即ATDCTL5的MULT位为1。如下表对应的通道，在多通道转换模式下，当完成对第x个模拟输入通道ANx的ATD转换后，下一个ATD转换通道将回绕到第0个通道AN0，而不是ANx+1通道。 WRAP [ 3 : 0 ]=0 ? ??Reserved WRAP [ 3 : 0 ]=1 ? ??AN1 WRAP [ 3 : 0 ]=2 ? ? AN2 ....................................... WRAP [ 3 : 0 ]=F ? ? AN15 看完全部寄存器后再看红字部分。 WRAP AROUND（环绕）的概念是指当MULT=1时，在一个检测序列中，当WARPx位所指定的通道转换完成后，下一个检测通道会变为AN0。举例说明：如果WRAP3～WRAP0的值为11（AN11），S8C～S1C的值为5，即一个序列进行5次转换；而CD～CA的值为9，即从通道AN9开始进行检测，那么第二个进行检测的通道是AN10，第三个是AN11；AN11转换完成后，则第四个采样通道变为AN0，第五个则是AN1。这样一个转换序列就完成了。如果SCAN=1，那么第二次转换序列又从AN9开始采样，其后的顺序与上一次完全相同。 当然还有另外一种情况。比如你通过WRAPx和CD～CA的设置将转换通道设置为AN0~AN5，而将每个序列的转换数设置为8，这样在每个序列的转换中，AN0和AN1将被转换2次（假设AN0是首次转换通道）。这在有些应用中是很好的功能，因为有些应用需要在一次转换中对某些通道进行多次采样。 二、ATDCTL1控制寄存器1 ? Bit7 Bit6 Bit5 Bit4 Bit3 Bit2 Bit1 Bit0 读/写 ETRIGSEL SRES1 SRES0 SMP_DIS ETRIGCH3 ETRIGCH2 ETRIGCH1 ETRIGCH0 复位值 0 1 0 0 1 1 1 1 SRES1和SRES0用于设置AD转换的精度，相应精度设置如下表： SRES1 SRES0 精度 0 0 8位 0 1 10位 1 0 12位 1 1 Reserved ETRIGSEL是外部触发源选择位。 当ETRIGSEL=0时，ETRIGCH[3:0]用于选择相应的AD转换通道。对于112引脚封装的芯片，就对16个AD转换通道与之相对应。但对于80引脚封装的芯片，就只有0~7八个通道了。就是决定外部触发引脚，前提就是决定的那个口是可用的。 当ETRIGSEL=1时，出厂测试用不考虑全当无用。 三、ATDCTL2控制寄存器2 ? Bit7 Bit6 Bit5 Bit4 Bit3 Bit2 Bit1 Bit0 读 0 AFFC ICLKSTP ETRIGLE ETRIGP ETRIGE ASCIE ACMPIE 写 ? 复位值 0 0 0 0 0 0 0 0 AFFC是快速清零位。置1时，读转换结果寄存器，会使标志位CCF[n]自动清零；CMPE[n]=1时，写转换结果寄存器，会使标志位CCF[n]自动清零。置0时，则需要向CCF[n]写1来清除标志位，也就是需要软件清零。 ICLKSTP是停止模式内部时钟使能位。置1时，在停止模式下，ATD模块可以继续使用模块内部时钟ICLK进行ATD转换。置0时，在停止模式下，ATD模块停止当前的转换，退出停止模式后，ATD转换自动重新开始。 ETRIGLE：外部触发电平/边沿控制位。ETRIGP：外部触发极性控制位。这两位一起控制外部触发条件。对应触发条件如下表： ETRGLE ETRIGP 外部触发条件 0 0 下降沿 0 1 上升沿 1 0 低电平 1 1 高电平 ETRIGE：外部触发信号使能位。 ASCIE：ATD转换序列结束中断使能位。置1，则使能ATD转换序列结束中断。使能后，当SCF=1时，将引发中断。 ACMPIE：ATD比较中断使能位。 四、ATDCTL3控制寄存器3 ? Bit7 Bit6 Bit5 Bit4 Bit3 Bit2 Bit1 Bit0 读/写 DJM S8C S4C S2C S1C FIFO FRZ1 FRZ0 复位值 0 0 1 0 0 0 0 0 DJM是结果寄存器数据对齐位。置1，则结果寄存器中的数据位右对齐，置0，