MOS存储器.pptVIP

　　　　　　MOS存储器 一．存储器的分类 　 1.只读存储器ROM（read only memory） 　(1).固定式只读存储器（掩膜编程ROM）（mask programmed ROM）; 　(2).可编程只读存储PROM(programmed ROM); 如熔丝型，一旦编程完毕，就不能改． 以上两类都是不挥发性的，断电信息不会丢失． 2.不挥发性读写存储器NVRWM(non-volatile read-write memory) 习惯称为可擦除型ROM. (1)可擦除型EPROM(erasable PROM)．紫外光擦除，一次性全部擦除． （２）电可擦除EEPROM(electrically erasable PROM)．浮栅隧道结构，可逐字擦写，速度快，不需从设备上取出．价格较贵． （３）闪烁型　　 复栅结构，比EEPROM简单，通常用作可变信息的存储． 3.随机存取存储器RAM(random access memory) 挥发性的. （１）静态SRAM：采用双稳态触发器作为存储元件．没有外界触发信号时，不改变状态．只要有电源，信号保持． （２）动态DRAM，利用电容来存储信息，需刷新． 优点：存储单元的元件数少，单元面积小，功耗低，适　　　 　　　　合大规模集成； 　缺点：需要复杂的刷新电路，对时序有严格要求，速度 　　　　比静态慢． 4.顺序存取存储器SAM(sequential access memory) 非随机存取的，存取次序受到限制: (1)先进先出存储器FIFO(first-in first-out ); (2)后进先出存储器LIFO(last-in first-out ); (3)移位寄存器(shift register); (4)按内容存取存储器(contents-addressable memory,CAM). 二．存储器的结构 　　如果选择位的信号来自片外或芯片上的其他部分时，会 造成无法封装或连线的问题．因此要采用译码的方法来减少 地址线的数目． 　　通常存储单元组成阵列形式．地址分为列地址和行地 址．行地址是使存储器的一行可以读和写，列地址是从被选 择的行中排选出所需要的字． 　　 以1M，字长为16为例，设计成1024*1024，一行有64个字 (64*16=1024)，列地址需要６位，产生16*64条列选择线．行地址为10位，产生1024条行选择线． 　 我们把行选择线成为字线(word line)，把连接 输入/输出电路的列选择线称为位线(bit line)．　 更大容量的存储器要分成若干个存储块（BLOCK） 组合起来，并额外有块地址来选择其中的某一块． 三．MOS动态随机存取存储器 １．存储单元的工作原理 当W ＝１时，Ｔ导通，可以把数据写入，存在Cs中，或从Cs中读出数据．数据“１”和“０”是以Ｃs上电荷的多少来辨别的． 某行的W＝１时，该行的Ｔ导通．Cs与Ｂ连通，Cs与位线电容CBL是并联关系． (1) 读操作 　　在读之前，位线先预充到Vpre(约2.5V)．当W=1，Ｔ 导通．电荷在CBL和Cs之间再分配，从而导致位线电平的 变化． 讨论： ① △V很小，要有灵敏放大器； ②转移比要尽量大，在小面积得到尽可能大的电容是设计关键； ③读取过程是“破坏性”的，CS中的电荷量发生了变化，读和刷新要结合在一起． (2) 写操作 　 例如写“１”，先选择指定的位线，B=1，然后升高字线使Ｔ导通．Ｂ对Cs充电，这时会有阈值损失．有效方法是将Ｗ自举到大于VDD的值． 写“０”的时侯是放电． ２.存储单元的结构 一般采用三维结构，例如沟槽型，槽壁和槽底都作为电容的极板,Cs↑ （2）伪单元（dummy cell） 存储单元是单端结构，为了变成双端差分式，要在灵敏放大器的左右两端各增加一个伪单元，与正式单元完全一样。 作用：（1）提供参考电压; （2）减少或者补偿各种干扰，防止两侧不相等的电位漂移和时钟脉冲引起的耦合干扰，提高放大器灵敏度。 工作原理： EQ=1时，BLL和BLR被预充到 ，同时L=R=1,把伪单元也预充到 。在读操作时，假如阵列左边一个单元被选中，BLL将变化△V，这同时R=1，使右边的伪单元选择而给出参考电压，BLR= ，当BLL高于 时，输出为‘1’，否则为‘0’。保证了放大器工作可靠。