数字集成电路简介.pptVIP

数字集成电路设计2011第1章 引论 许晓琳 (xu.xiaolin@163.com) 合肥工业大学电子科学与应用物理学院 课程教材 Digital Intergrated Circuits— A Design Perspective(2nd Edition) J.M.Rabaey等著 清华大学出版社影印版 数字集成电路— 电路、系统与设计(第二版) 周润德等译 电子工业出版社中文版 课程内容 基础部分 数字集成电路介绍（第一章） CMOS 器件（第三章、第四章） 电路部分 CMOS反相器（第五章） CMOS组合逻辑单元（第六章） CMOS时序逻辑单元（第七章） 系统部分 时序（第十章） 和互连安排（第九章） 算术逻辑运算单元（第十一章） 存储器和可编程逻辑阵列（第十二章） 设计方法学（第八章） 参考教材 CMOS超大规模集成电路设计(第三版) N.H.E.Weste等著 中国电力出版社中文版 本章重点 数字电路设计进展 数字电路设计中有待解决的问题 如何衡量设计质量 1.1 历史回顾 1969年，法庭判决基尔比和诺伊斯为集成电路的共同发明人，集成电路的专利权属于基尔比，集成电路内部连接技术的专利属于诺伊斯 晶体管革命 TTL 1947年：晶体管（Bardeen/Bell Lab） 1949年：双极型晶体管（Schockley） 1956年：数字逻辑门（Harris） 1960年：商用IC逻辑门（Fairchild） 1962年：TTL系列（ Beeson/Fairchild ） 1974年：ECL高速系列（Masaki） 1972年：I2L低功耗高密度系列（Hart） 晶体管革命 MOS 1925年：IGFET（Lilienfeld） 缺乏对材料的了解和栅稳定性问题 1963年：CMOS逻辑门（Wanlass） 工艺复杂性 1970年：PMOS计算器 1970年：NMOS存储器 高密度：4Kbit 1972/74年：NMOS微处理器 高速：Intel 4004/8080 集成电路的概念 Integrated Circuit，缩写IC 通过一系列特定的加工工艺，将晶体管、二极管等有源器件、电容和电阻等无源器件，按照一定的电路互连，“集成”在一块半导体单晶片（如硅或砷化镓）上，封装在一个外壳内，执行特定电路或系统功能 集成电路的分类 划分集成电路规模的标准 1.2 数字IC设计中的问题 摩尔定律 1965年，Gordon Moore预言单个芯片上晶体管的数目每18到24个月翻一番。(随时间呈指数增长) 设计方法的比较 数字电路设计的抽象层次 抽象即在每一个设计层次上，一个复杂模块的内部细节可以被抽象化并用一个黑匣子或模型来代替。这一模型含有用来在下一层次上处理这一模块所需要的所有信息。 1.3 数字设计的质量评价 集成电路的成本 功能性和稳定性 性能 功耗和能耗 为了保证整个设计层次中定义的一致性，我们采用了从下而上的设计方法：从定义一个简单反相器基本的质量评定标准开始，并逐渐将它们扩展到如逻辑门、模块和芯片这些更为复杂的功能 1.3.1 IC的成本 固定成本（非重复性费用） 与销售量无关 设计所花费的时间和人工 受设计复杂性、设计技术难度以及设计人员产出率的影响 对于小批量产品，起主导作用 可变成本 （重复性费用） 与产品的产量成正比 直接用于制造产品的费用 包括产品所用部件的成本、组装费用以及测试费用 1.3.2 功能性和稳定性 噪声 – 在逻辑节点上不希望发生的电压和电流的变化 静态特性 一个门的稳态参数 – 静态特性 – 衡量了该电路对制造过程中发生偏差和噪声干扰的稳定性 数字电路对逻辑（或布尔）变量进行操作 x ?{0,1} 把一个额定电平与每个逻辑状态相联系就可以把这个电压转变成一个离散变量： 1 ? VOH and 0 ? VOL VOH和VOL两个电平之间的差称为逻辑或信号摆幅Vsw 电压传输特性(VTC) 可接受的高电压和低电压的区域分别由VIH和VIL电平来界定，它们代表了VTC增益等于-1的点 噪声容限 应当使“0”和“1”的区间越大越好 再生性 再生性保证一个受干扰的信号在通过若干逻辑级后逐渐收敛回到额定电平中的一个。 再生性的条件 一个门的VTC应当具有一个增益绝对值大于1的过渡区(即不确定区)，该过渡区以两个有效的区域为界，合法区域的增益应当小于1 抗噪声能力 噪声容限描述的是一个电路克服噪声源影响的能力 抗噪声能力则表明系统在噪声存在的情况下正确处理和传递信号的能力 噪声源与信号节点间的传递函数比1要小许多。不具备这一特性的电路则对噪声很敏感。 为了研究一个门的抗噪声能力，需要规定各个噪声源的噪声指标，即分配给不同噪声源各自所允许的噪