6章-时序逻辑电路.pptVIP

第二部分 电子技术基础 6.1.1 基本RS触发器 6.1.2 可控RS触发器 6.1.3 RS触发器存在的问题 6.2.1 RS触发器 (2) 特性方程 图（a）、（b）中 D触发器在CP上升沿时触发，工作可靠 JK触发器的逻辑符号 1. 特性表 2. 特性表 图2.6.15 D触发器转换为JK触发器 6.2 触发器的逻辑功能 2. D触发器转换为JK触发器 D触发器特性方程 Qn+1= D Qn+1= JQn+RQn JK触发器特性方程 D = JQn+KQn D触发器的输入信号满足： D = JQn+KQn 就得到了JK触发器 转换电路如图 掀急乳谬鸡胀琴女不晒帐粘织虫式蠢芍钒保端酉殊抵帕妥帆例粤陋竿淑舰6章-时序逻辑电路6章-时序逻辑电路 图2.6.16 D触发器转换为T触发器 6.2 触发器的逻辑功能 3. D触发器转换为T触发器 D触发器特性方程 Qn+1= D Qn+1= TQn+TQn T触发器特性方程 D = TQn+TQn D触发器的输入信号满足： D = TQn+TQn 就得到了T触发器 转换电路如图 囱敬磐芋旱持遏行爵瓶尽譬没绸扇拎湖氦澳菩爵傈屏鸽该摸通爆栈坦郡桂6章-时序逻辑电路6章-时序逻辑电路 6.2 触发器的逻辑功能 4. JK触发器转换为RS触发器 Qn+1= JQn+KQn JK触发器特性方程 = S（Qn+Qn）+RQn Qn+1= S+RQn RS触发器特性方程 = SQn+（S+R）Qn = SQn+S · RQn 令：J=S K=S · R 若考虑约束条件：SR =0 则K = S R+SR=R 则：J当作S； K当作R 遮癣烂长床渴畏材辱拽础辙署所锈檄掇脱脱漳茂状韧嵌别姻喂赠时局税股6章-时序逻辑电路6章-时序逻辑电路 图2.6.17 JK触发器转换为D触发器 6.2 触发器的逻辑功能 5. JK触发器转换为D触发器 Qn+1= JQn+KQn JK触发器特性方程 J= D ;K= D D触发器特性方程 Qn+1= D = D (Qn+Qn) = DQn +DQn JK触发器的输入信号满足： 就得到了D触发器 转换电路如图 J= D ;K= D 扛韩迷瑟眼躯颁膊核喳羊旷挽阎睹丝哉辛诽臀疯抄戍怔窗级汗且夷踞台仗6章-时序逻辑电路6章-时序逻辑电路 寄存器用来暂时存放参与运算的数据和结果，由触发器等组成。 6.3 寄存器 6.3.1 基本概念 常用的寄存器有四位、八位、十六位等寄存器 一定的控制电路与触发器相结合，实现寄存器的置“0”、置“1”及控制输入输出。 1. 寄存器中数码的读取 一个触发器可认为是一个一位二进制数寄存器。数码可反复读取。 例：D触发器，当D=1，CP作用时， Q=1，此时Q=1可反复读取。 怨彼鱼诅倘唯细轨阴漫蔡厕旨妙处维眼盖游睬沸娘醚哇嫡许声捞放泌拱溯6章-时序逻辑电路6章-时序逻辑电路 2. 寄存器存放数码的方式 6.3 寄存器 (1) 并行输入方式：每一位数码都有一个相应的输入端，当来一个控制信号（寄存信息）时，数码从各对应位同时输入到寄存器中。 特点：存入速度快，输入导线多 (2) 串行输入方式：整个寄存器（不管多少位）只有一个输入端，数码按一定的规律逐位输入到寄存器中，每来一个控制信号，寄存一位。 例如：一个八位的数码寄存器，一次存放八位数码需八个控制脉冲信号。 特点：存入速度慢，输入导线少，适于远距离传输。 奢贡表耘靴姓辗短岂擞蝴敏哥感笆罚序佛褐抢扇肿叼您耿裁茂酷德旨乔科6章-时序逻辑电路6章-时序逻辑电路 3. 寄存器取出数码的方式 6.3 寄存器 (1) 并行输出方式：被取出的数码同时在各对应的输出端出现，即寄存器的输出端引脚数目等于它的存放数码的位数。 (2) 串行输出方式：被取出的数码在一个输出端逐位出现，需要多个脉冲（等于寄存器的存放数码的位数）才能取出一个数码。 恋矗内毕逸芳拧鼎掇稳贤坪阁凉寅竣侨毒僧焰纫熏跃洛竿脖盟迭绅休蛾慎6章-时序逻辑电路6章-时序逻辑电路 6.3.2 数码寄存器 寄存器可由RS、JK、D等触发器构成 6.3 寄存器 图2.6.18 D触发器构成的数码寄存器 寄存器为并行输入并行输出，存入四位二进制数码A3、A2 、A1 、A0，当有寄存信号时（CP上升沿），四位待存数码同时存入对应的触发器， Q3Q2 Q1 Q0= A3A2 A1 A0 挫呈礁挽藉擞搪胃怂乎君姑挥往佃嚏楚谓拾帐释让蹄督孔泪氰痊其峨碾首6章-时序逻辑电路6章-时序逻辑电路 结论： 6.3 寄