CHAPTEROutputStagesandPowerAmplifiers.pptVIP

下载本文档

2
0
约9.82千字
约 46页
2017-02-19 发布于上海
举报
版权申诉

CHAPTEROutputStagesandPowerAmplifiers.ppt

1、本文档共46页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

CHAPTEROutputStagesandPowerAmplifiers

* sedr42021_1420.jpg * sedr42021_1421.jpg * sedr42021_1422.jpg * * sedr42021_1423.jpg * * sedr42021_1424.jpg * * sedr42021_1425.jpg * * sedr42021_1427.jpg * * sedr42021_1428.jpg * * sedr42021_1429.jpg * * sedr42021_1430.jpg * sedr42021_1431.jpg * sedr42021_1433.jpg * sedr42021_1434.jpg * sedr42021_1435.jpg * sedr42021_1436.jpg * sedr42021_1437.jpg * sedr42021_1438.jpg * Figure 13.29 Safe operating area (SOA) of a BJT. i0 V0 Melting wire (P Dmax) Emitter crowding (hot spot) VBE * Figure 13.30 A class AB output stage with an input buffer. In addition to providing a high input resistance, the buffer transistors Q1 and Q2 bias the output transistors Q3 and Q4. Bias VBB 負回授 . *Ri * Figure 13.31 The Darlington configuration. Microelectronic Circuits, International Sixth Edition Figure 13.32 The compound-pnp configuration. * Figure 13.33 A class AB output stage utilizing a Darlington npn and a compound pnp. Biasing is obtained using a VBE multiplier. Darlington compound * Figure 13.34 A class AB output stage with short-circuit protection. The protection circuit shown operates in the event of an output short circuit while vO is positive. 平時 Q5 off iL ↑↑(及 ie1很大) →Vbe5 ↑(Q5ON) →ib1↓→ie1 ↓ ib1 ics ie1 * Figure 13.35 Thermal-shutdown circuit. Power Amp. Vcs Sink IQ (並聯) 導熱平時 Q2 off temp↑→VZ1↑→Ie1↑→Vb2↑ →Q2 ON * Figure 13.36 The simplified internal circuit of the LM380 IC power amplifier. (Courtesy National Semiconductor Corporation.) (14.45) V0=VS/2 Q3.Q4:diff. amp. Q1.Q2:Vi buffer Q5.Q6:active load I3 負回授 I4為負F.B. V0↑→i4↑ →ic4↑ →ic12↑(I3固定) →ib7↓ →V0↓ 主 O/P i/P I3 * Figure 13.37 Small-signal analysis of the circuit in Fig. 14.30. The circled numbers indicate the order of the analysis steps. 6 + 9 = 10 Vi/R3 +V0/r2 +Vi/R3=0 10 14 Av=-50 Microelectronic Circuits, International Sixth Edition Figure 13.38 Power dissipation (PD) versus output power (PL) for the LM380 with RL = 8V. (Courtesy National Semicond