顺序语句.pptVIP

* 5.4 顺序语句 顺序语句和并行语句是VHDL中的两大基本描述语句系列。 顺序语句的特点： 语句的执行和书写顺序相同。 顺序语句只能应用在进程和子程序中。 VHDL中常用的几种顺序描述语句： 简单信号赋值语句（signal assignment） 变量赋值语句（variable assignment） wait语句 if 语句 case 语句 loop语句 next语句 exit语句 null 语句 return 语句 断言（assert）语句 * 5.4.1 wait语句 进程在仿真运行中总处于两种状态：执行或者挂起。 对不同的结束挂起条件的设置，wait语句有以下四种不同的语句格式： WAIT； -- 第一种语句格式 WAIT ON 信号表； -- 第二种语句格式 WAIT UNTIL 条件表达式； -- 第三种语句格式 WAIT FOR 时间表达式； -- 第四种语句格式， 超时等待语句 当执行到wait语句时，运行程序将被挂起，直到满足此语句设置的结束挂起条件后，将重新开始执行进程中的程序。 * 第一种表示永远挂起 第二种称为敏感信号等待语句，信号表中列出的信号是等待语句的敏感信号，敏感信号的变化将结束挂起，重新启动进程。 WAIT； -- 第一种语句格式 WAIT ON 信号表； -- 第二种语句格式 WAIT UNTIL 条件表达式； -- 第三种语句格式 WAIT FOR 时间表达式； -- 第四种语句格式， 超时等待语句 第三种称为条件等待语句，被此语句结束挂起的进程需顺序满足如下两个条件，才能脱离挂起状态。 （1）在条件表达式中所含的信号发生了变化； （2）此信号改变后，且满足wait语句所设的条件。 第四种称为超时等待语句，时间表达式说明需要等待的时间 * 下面程序中的两种表达方式是等效的，进程的启动条件是enable出现一个上跳沿。 （b）WAIT_ON 结构 loop wait on enable; 　 exit when enable =1; end loop; （a）WAIT_UNTIL 结构 ... Wait until enable =1; ... 下面是WAIT_UNTIL语句的常用表达方式： WAIT UNTIL 信号 = Value ； -- (1) WAIT UNTIL 信号’EVENT AND 信号 = Value; -- (2) * WAIT语句最常用的都是用于指定时钟输入，下面语句所设的进程启动条件都是时钟上跳沿，所以它们对应的硬件结构是一样的： WAIT UNTIL clock = 1; WAIT UNTIL clock’EVENT AND clock = 1; 【程序】 ... PROCESS BEGIN WAIT UNTIL clk = 1; ave = a; WAIT UNTIL clk = 1; ave = ave + a; WAIT UNTIL clk = 1; ave = ave + a; WAIT UNTIL clk = 1; ave = (ave + a)/4 ; END PROCESS ; * 5.4.2 if语句 if语句是一种条件语句，其基本结构有四种： 1.if 条件句 then 顺序语句; end if; 2.if 条件句 then 顺序语句; else 顺序语句; end if; 3.if 条件句 then if 条件句 then … end if; end if; 4.if 条件句 then 顺序语句; elsif 条件句 then 顺序语句; … else 顺序语句; end if; * IF语句举例 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY con IS PORT (a, b, c: IN BOOLEAN; output: OUT BOOLEAN); END con; ARCHITECTURE example OF con IS