前瞻网路安全处理器及相关SOC设计与测试技术研发-清华大学.pptVIP

前瞻網路安全處理器及相關SOC設計與測試技術研發 分項計畫B 以網路安全處理器為應用之SOC設計平台的系統整合、 晶片規畫與合成之自動化技術之研發 計畫目標 整合清大積體電路設計技術研發中心(DTC)的SOC設計技術與研發人力 研究開發一個前瞻網路安全處理器架構、設計平台 、與晶片原型 研究開發相關的 SOC 設計、自動合成、系統整合、偵錯、驗證、與測試的先進技術 所開發的各項相關技術將可應用於其他 SOC的設計、驗證、與測試並加強其優異性，有助於先進SOC產品之開發 契合矽導國家型計畫目標 計畫架構 分項計畫B-主持人經歷 分項計畫B綜覽 分項計畫B架構 子項計畫1: 網路安全處理器系統整合與晶片規劃技術之研發 子項計畫2: 網路安全處理器的低功率之合成、指令管理與編譯器之設計 子項計畫3: 網路安全處理器電路雜訊分析與消除 子項計畫4: 網路安全處理器之低功率高效能可變電壓技術 分項計畫B-人力配置暨預算分配 子項計畫一：吳中浩教授 2博2碩 子項計畫二：李政崑教授 2博5碩 　　　　　黃婷婷教授 　 子項計畫三：張世杰教授 2博2碩 　　　　　 子項計畫四：黃柏鈞教授 2博2碩 博士後研究 　1 Research Progress (-Aug. 1, 2002) System Development Kits For SOC/IP An Example for Simulators and Development Kits for SOC/IP Embedded SOC Design Methodology Trend? rapidly exploring and evaluating different architectural and memory configurations using a cycle-accurate simulator and retargetable optimizing compiler to achieve the goal of meeting system-level performance, power, and cost objectives Architectural Description Language ADL is a language designed to specify architecture templates for SOCs Features that need to be considered: Natural and concise specification Generality in specification Formal Model of specification Automatic toolkit generation ADL should capture all aspects of SOC design, including ASIC and I/O interfaces Benefits of ADL Perform (formal) verification and consistency checking Modify easily the target architecture and memory organization for design space exploration Drive automatically the backend toolkit generation from a single specification Adapt fast prototype of HDL-based high level synthesis by translation from ADL DSE: Design Space Exploration The availability of a variety of processor cores, IP libraries (DSP, VLIW, SS/RISC, ASIP…), and memory IP libraries (Cache, Buffer, SRAM, DRAM…) presents a large exploration space for the choice of a base processor architecture. Optimizations with Specification in ADL Timing model information ( instruction execution cycles, memory access cycles…) directs compiler optimizati