第六章时序逻辑电路-4第六时序逻辑电路-4第六章时序逻辑电路-4第六章时序逻辑电路-4.pptVIP

第六章 时序逻辑电路 图6.5.7 7490 (d) 简化符号 表6.5.3 FF0 的状态转移表 0 2 1 1 0 0 Q0 CP0↓的个数 表6.5.4 7490 Q3Q2Q1的状态转移表 0 0 0 5 0 0 1 4 1 1 0 3 0 1 0 2 1 0 0 1 0 0 0 0 Q1 Q2 Q3 CP1↓的个数 图6.5.8 7490用作8421BCD计数器时的接法 Q0 R01 R02 S91 S92 △ Q1 Q3 Q2 CP1 M5 CP0 △ M2 Q1 Q3 Q2 Q0 CP 图6.5.8 7490用作8421BCD计数器时的接法 Q0 Q1 Q2 Q3 R01 R02 S91 S92 8 4 2 1 △ CP0 7490 △ CP1 CP 表6.5.5 7490作8421BCD计数时的状态转移表 0 0 0 0 1 10 1 0 0 1 9 0 0 0 1 1 8 1 1 1 0 7 0 1 1 0 1 6 1 0 1 0 5 0 0 1 0 1 4 1 1 0 0 3 0 1 0 0 1 2 1 0 0 0 1 0 0 0 0 0 Q0 Q1 Q2 Q3 Q0↓ CP↓个数 图6.5.9 7490用作5421BCD计数器时的接法 Q0 R01 R02 S91 S92 CP0 △ M2 Q0 CP △ Q1