8.4串行接口.pptVIP

1. 处理器接口引脚（1） 数据线D0～D7：在CPU与8251之间交换信息 片选线CS ：仅当CS为低电平时, 微处理器才能对8251A操作. 时钟信号输入CLK：用于产生8251A内部时序.CLK的周期为0.42~1.35us.CLK的时钟至少应是接受/发送时钟的30倍(同步方式)或4.5倍(异步方式) 1. 处理器接口引脚（2） 读控制线RD 低电平有效，CPU从8251内部寄存器读出数据 相当于I/O读信号 写控制线WR 低电平有效，CPU将数据写入8251内部寄存器 相当于I/O写信号 信息类型输入信号C/D 为低电平,传送的是数据信息,为高电平时传送的是控制信息或状态信息 1. 处理器接口引脚（3） RESET:复位信号输入,高电平有效.复位后8251A处于空闲状态直到被初始化. RxRDY：接收准备好状态输出线,高电平有效.当接收器接到字符并准备送给微处理器时, RxRDY为1;当字符微处理器读取后, RxRDY恢复为0.作为8251A向微处理器申请中断源信号. SYNDET/BRKDET:双功能检测信号,高电平有效. 处理器接口引脚（4） TxRDY:发送准备好状态输出线，高电平有效. 可作为8251A向微处理器申请发送中断的中断源信号 TxEMPTY :发送缓冲器空闲状态输出线.高电平有效。 TxE＝1，表示发送缓冲器中没有要发送的字符；当微处理器将要发送的数据写入8251A后， TxE自动复位。 2.与外部设备或调制解调器接口信号 RxD：接收器数据信号输入端，用来接收外部设备送来的串行数据，并在数据进入接收器以后转换成并行数据，然后送入数据接收缓冲器。 RxC ：接收器时钟输入线。控制接收器接收字符的速率，在RxC 的上升沿采集串行数据输入线。 RxC 的频率等于波特率（同步方式），或等于波特率的1倍，16倍，64倍。 TxD：发送数据输出线。微处理器从这个引脚将并行输出给8251A的数据串行发送出去。 与外部设备或调制解调器接口信号 TxC :发送器时钟输入线。在TxC 的下降沿数据由8251A移位输出，对TxC 频率的要求与RxC 相同。 DTR:数据终端准备好状态输出线，低电平有效。当8251A命令字位D1为1时， DTR有效，用于向调制解调器表示数据终端已经准备好。 与外部设备或调制解调器接口信号 DSR:数据设备准备好状态输入线，低电平有效。当调制解调器准备好后， DSR有效，用于向8251A表示Modem(或DCE）已准备就绪。微处理器可通过读取状态寄存器的D1位检测该信号。 RTS:请求发送信号输出线，低电平有效。当8251A命令位D5为1时,RTS有效，请求调制解调器做好发送准备（建立载波） 与外部设备或调制解调器接口信号 CTS:清除发送（允许传输）信号输入线，低电平有效。当调制解调器做好传输数据准备时， CTS有效，即对8251A的RTS信号有响应。 3. 串行异步接口引脚 8251 数据装置准备好DSR 数据终端准备好DTR 发送数据TxD 接收数据RxD 请求发送RTS 允许发送CTS 信号地GND 载波检测RLSD 振铃指示RI 8.3.3 8251的寄存器 8251内部的寄存器，占用两个连续的8位端口。 数据输入端口和数据输出端口合用同一个偶地址，状态端口和控制端口合用同一个奇地址。 8251A的初始化 多个寄存器对应两个端口地址，一个奇地址，一个偶地址 奇地址对应：控制寄存器、模式寄存器、 同步寄存器、状态寄存器 偶地址对应：数据输入缓冲器 数据输出缓冲器 复位操作 输出第一个同步字符 输出模式字 输出第二个同步字符 双同步 ？ 输出命令字 传送数据 传递完 ？ 复 位 ？ 同步方式 ？ 是 是 是 是 否 否 否 5.方式控制字格式 D7 D6 D5 D4 D3 D2 D1 D0 00：无效 01：1个停止位 10：1.5个停止位 11：2个停止位 异步通信方式 校验方式： ×0：无奇偶校验 01：奇校验 11：偶校验 字符长度 00：5位 01：6位 10：7位 11：8位 方式及波特率： 00 ：同步×1 01: 异步×1 10: 异步×16 11： 异步×64 SCS ESD EP PEN L2 L1 0 0 字符长度 00：5位 01：6位 10：7位 11：8位 校验方式： ×0：无奇偶校验 01：奇校验 11：偶校验 0:内同步 1：外同步 0:2个同步字符 1：1个同步字符 同步通信方式 命令控制字格式： EH IR RTS ER SBRK RxE DTR TxEN 1：允许发送