基于FPGA的IRIG―B（DC）快速解码器设计.docVIP

基于FPGA的IRIG―B（DC）快速解码器设计 　　【摘 要】 在电厂设备中，需要为电子设备提供统一的时间信息，以便对设备信息进行时间校正。为了达到电子设备与时钟服务器时间信号的精确同步，提出了基于FPGA实现IRIG-B（DC）码快速解码器的设计方案。解码器接收IRIG-B（DC）码，完成对时间信息的解析并输出1 pps信号和串口时钟报文信息。实验证明，采用FPGA设计IRIG-B（DC）解码器，具有精度高，性能稳定，体积小，成本低等优点，对于常规时钟同步设备的技术更新具有重要实践意义。 　　【关键词】 IRIG-B解码 时钟同步系统 FPGA 　　【Abstract】 In power plant equipment， the need for electronic equipment to provide a unified time information， so that the equipment information for time correction. In order to achieve the precise synchronization of the time signal of the electronic equipment and the clock server， a design scheme of IRIG-B （DC）