以下习题来自《计算机系统结构》第七章存储体系.doc

以下习题来自《计算机系统结构》第七章 存储体系。 7．1解释下列术语 直接映像：每个主存地址映像到Cache中的一个指定地质的方式称为直接映像。 全相联映像：任何主存地址可映像到任何Cache地址的方式称为全相联映像。 组相联映像：组相联映像指的是将存储空间的页面分成若干组，各组之间是直接映像，而组内各块之间是全相联映像。 全写法：全写法也称直达法，即写操作将数据同时写入Cache和缓存。 写回法：写Cache时不写主存，仅当被写Cache数据块要被替换出去时才写回主存。 虚拟存储器：虚拟存储器是主存的扩展，当主存的容量不能满足要求时，数据可存放在外存中，在程序中仍然按地址访问外存空间。大小取决于计算机的访存能力。 段式管理：把主存按段分配的存储管理方式称为段式管理。 页式管理：把虚拟存储空间和实际存储空间等分成固定大小的页，各虚拟页可装入主存中不同的实际页面位置。 段页式管理：段页式管理式段式管理和页式管理的结合，他将存储空间按逻辑模块分成段，每段又分成若干个页，访存通过一个段表和若干个页表进行。段的长度必须是页的长度的整数倍，段的起点必须是某一页的起点。 快表：为了提高页表中常用项的访问速度，采用快速硬件构成的比全表小的多的部分表格。 慢表：存放在主存中的整个页表。 高速缓存：高速缓冲存储器是位于CPU和主存之间的高层存储子系统。 时间局部性：如果一个存储项被访问，则可能该项会很快再次被访问。 空间局部性：如果一个存储项被访问，则该项及其邻近的相也可能很快被访问。 段表：在对虚拟内存进行管理时，系统中用于指明各段在主存中的位置的表，表中包括段名或段号、段起点、装入位和段长等。 页表：在对虚拟内存进行管理时，系统中用于指明各页在主存中的位置的表，表中包括页号、每页在主存中的起始位置、表示该页是否已装入主存的装入位等。 块表：存储系统中的一个用于解决块和页的定位、标志、和寻址问题的表。 7.2 有人认为,随着存储器芯片集成度的提高，主存的容量将越来越大，虚拟存贮器将被淘汰，未来的计算机中将不采用虚拟存储器。你是否同意这种观点，为什么? 答：我不同意这种观点，尽管主存的容量越来越大，但是，随着计算机技术的不断发展，应用程序所需要的存储空间也会不断地增大，而且由于计算机的成本等问题，注定主存的容量不可能完全满足应用程序的所用需要，所以虚拟存储器作为主存的一个重要补充，仍然将是计算机中不可或缺的一部分，不会被淘汰。 7.3编译程序怎样利用系统中的Cache进行代码优化以提高系统的性能？ 答：应该将常用到的指令、变量尽量地存放在主存的相邻单元，这样可以使他们一次被读入Cache，从而提高读Cache的命中率来提高系统的性能。另外，应该将对同一变量的操作尽可能地集中起来完成，以免该变量因为反复地被读入和读出而增加执行额外的时间。 7.4试写出两层和三层Cache的平均访问时间公式。 解： （I）两层Cache的情况： 设Cache的命中时间是TC，命中率是HC，失效时间为TM。则平均访存时间 TA=TC*HC+(1-HC)(HC*TC+(1-HC)*TM) （II）三层Cache的情况： TA=TC*HC+(1-HC)(HC*TC+(1-HC)(HC*TC+(1-HC)*TM)) 7.5 VAX-11/780在Cache命中时的指令平均执行时间是8.5时钟周期，Cache失效时间是6个时钟周期，假设不命中率是11%，每条指令平均访存3次。试计算在考虑了Cache的不命中时的指令平均执行时间。它比Cache命中时的平均指令执行周期延长了百分之几？ 解：由题设可知：考虑了Cache的不命中时的指令平均值执行时间 TA=89%*8.5+11%*(8.5+6)=9.16(时钟周期)， 与Cache命中时的平均指令执行周期延长了 （9.16-8.5）/8.5*100%=7.76% 7.6上题中若CPU在Cache命中时的指令平均执行时间是1.5个时钟周期，如RISC计算机中的那样，其它条件一样，结果如何？从中可看出什么问题? 解： TA=89%*1.5+11%*(1.5+6)=2.16 与Cache命中时的平均指令执行周期延长了 (2.16-1.5)/1.5*100%=44% 可以看出：当CPU的速度较快时，Cache的速度将成为影响系统速度的主要因素，也就是成为速度的瓶颈。 7.7有一个“Cache-主存”存储层次。主存共分8个块（0~7），Cache为4个块（0~3），采用组相联影像，组内块数为2块，替换算法为近期最少使用法（LRU）。 画出主存、Cache空间块的影像对应关系的示意图； 对于如下主存块地址流：1、2、4、1、3、7、0、1、2、5、4、6、4、7、2，如主存中内容一开始未装入Cache中，请列出随时间变化的Cache