数字系统设计与EDA技术第2版教学课件ppt作者于润伟数字系统设计与EDA技术第2版）2课件.pptVIP

数字系统设计与EDA技术(第2版） 于润伟 第2章 数字电路基础 本章要点 逻辑代数 逻辑门电路和触发器 逻辑电路的分析与设计 第2章 数字电路基础 逻辑门电路: 用以实现各种逻辑关系的电子电路称为逻辑门电路。它是组成其它功能逻辑电路的基础。数字系统的所有逻辑关系都是由与、或、非三种基本逻辑关系的不同组合构成。能够实现逻辑关系的电路称为逻辑门电路，常用的门电路有与门、或门、非门、与非门、或非门、异或门和同或门等。 第2章 数字电路基础 与门真值表： A B Y 0 0 0 0 1 0 1 0 0 1 1 1 逻辑符号：QuartusⅡ提供输入端数量分别为2、3、4、6、8和12的与非门，用符号NAND表示。另外，QuartusⅡ还提供了输入端反向的与非门，用符号BNAND表示。 与门逻辑图 第2章 数字电路基础 或门真值表： A B Y 0 0 0 0 1 1 1 0 1 1 1 1 逻辑符号：QuartusⅡ提供输入端数量分别为2、3、4、6、8和12的或门，用符号OR表示。另外，QuartusⅡ还提供了输入端反向的或非门，用符号BOR表示。 或门逻辑图 图2-4 两输入端或门波形图 从或门的逻辑关系上可以看出，如果输入端A作为控制端，则A的值将会决定输入端B的值是否能被输出到端口Y。例如A=0时，则Y=B，B被输出；但若A=1时，则不管B的状态如何，Y都等于1。 第2章 数字电路基础 非门真值表： A Y 0 1 1 0 非门逻辑表达式 非门逻辑图 逻辑符号：QuartusⅡ提供的非门，用符号NOT表示。 第2章 数字电路基础 与非门真值表： A B Y 0 0 1 0 1 1 1 0 1 1 1 0 逻辑符号：QuartusⅡ提供输入端数量分别为2、3、4、6、8和12的与非门，用符号NAND表示。另外，QuartusⅡ还提供了输入端反向的与非门，用符号BNAND表示。 与非门逻辑图 第2章 数字电路基础 或非门真值表： A B Y 0 0 1 0 1 0 1 0 0 1 1 0 逻辑符号：QuartusⅡ提供输入端数量分别为2、3、4、6、8和12的或非门，用符号NOR表示。另外，QuartusⅡ还提供了输入端反向的或非门，用符号BNOR表示。 或非门逻辑图 第2章 数字电路基础 异或门真值表： A B Y 0 0 0 0 1 1 1 0 1 1 1 0 逻辑符号：QuartusⅡ提供的异或门，用符号XOR表示。 异或门逻辑图 由真值表可以看出，当A=1时，输入端B的信号将反相输出至输出端Y；但若A=0时，输入端B的信号可以直接输出至输出端Y。 第2章 数字电路基础 同或门真值表： A B Y 0 0 1 0 1 0 1 0 0 1 1 1 由真值表可以看出，当A=1时，输入B端的信号可以输出至输出端Y；当A=0时，输入B端的信号将反相输出至输出端Y。 同或门逻辑图 逻辑符号：QuartusⅡ提供的同或门，用符号XNOR表示。 第2章 数字电路基础 触发器: 触发器是数字系统中除逻辑门以外的另一类基本单元电路，有两个基本特性：一个是具有两个稳定状态，可分别用来表示二进制数码0和1。触发器有一个时钟脉冲（用CP表示）输入端、一个或多个输入端和两个互补输出端（分别用Q和 表示）。 D触发器逻辑符号： CP D Qn+1 说明 0 × Qn CP无效，输出保持原状态 1 × Qn ↑ 0 0 CP有效，输出状态和D相同 ↑ 1 1 第2章 数字电路基础 D触发器状态表： 第2章 数字电路基础 D触发器驱动表： D触发器特征方程 Qn Qn+1 D 0 0 0 0 1 1 1 0 0 1 1 1 JK触发器逻辑符号： 第2章 数字电路基础 JK触发器状态表： CP J K Qn Qn+1 说明 0 × × 0 0 CP无效，输出保持原状态 1 × × 1 1 ↑ 0 0 0 0 CP有效，输出保持原状态不变 ↑ 0 0 1 1 ↑ 0 1 0 0 CP有效，输出状态和J相同（置0） ↑ 0 1 1 0 ↑ 1 0 0 1 CP有效，输出状态和J相同（置1） ↑ 1 0 1 1 ↑ 1 1 0 1 CP有效，每输入一个始终脉冲，输出状态变化一次（计数） ↑ 1 1 1 0 第2章 数字电路基础 JK触发器驱动表： JK触发器特征方程 Qn Qn+1 J K 0 0 0 × 0 1 1 × 1 0 × 1 1 1 × 0 第2章 数字电路基础 逻