高一数位逻辑基础能力课程开南商工电机电子群教学研究会.doc

單元六 組合邏輯應用(加法與減法器) 單元能力目標 評量標準及配分 知道組合邏輯設計步驟 能了解及設計半加器全加器 3. 能了解及設計半減器全減器 知道組合邏輯設計步驟10% 能了解及設計半加器全加器50% 能了解及設計半減器全減器40% 重點整理: 1.組合邏輯設計步驟: 問題說明 b.決定輸入輸出c.真值表 d.寫出布林代數e.化簡 f.畫出邏輯電路圖 例:兩位元比大小 ?問題說明:兩位元比大小 ?決定輸入輸出 B=F;A=B=H;AB=G) ?真值表 A B F H G 0 0 0 1 0 0 1 0 0 1 1 0 1 0 0 1 1 0 1 0 ?寫出布林代數 AB=B A=B = A ⊙ B AB= A ?.畫出邏輯電路圖 2.半加器 半加器之兩輸入端為A及B，輸出為S，進位為C， S=B+A= A⊕B C=AB 3.全加器 全加器的輸入訊號為A、B、Cin，輸出訊號為S(“和”)，Cout(“進位”) S=ABCin Cout=AB+BCin+ACin 4.半減器 5.全減器 6.7483加減法器 二.重點複習: 1. 半加器輸入端包含＿＿＿＿＿＿、＿＿＿＿＿＿，輸出端有＿＿＿＿＿＿、＿＿＿＿＿＿。 　　 2. 全加器比半加器多了＿＿＿＿＿＿，可由＿＿＿＿＿＿個半加器與＿＿＿＿＿＿閘組合而成。 3. 被減數X，減數Y則此減法器的差=＿＿＿＿＿＿ 借位輸出為 ＿＿＿＿＿＿ 4.被減數X，減數Y，借位輸入Z，則此全減法器的差=＿＿＿＿＿＿ 借位輸出為 ＿＿＿＿＿＿ 5. 7483加減法器 M=1 做＿＿＿＿＿＿法, M=0 做＿＿＿＿＿＿法, 三.練習題: 1. 2. 半加器的兩個輸入端為A、B，輸出為S，進位為C，則其邏輯函數關係為 (A)S＝A＋B，C＝AB (B)S＝＋AB，C＝＋ (C)S＝B＋A，C＝ (D)S＝，C＝AB (E)S＝＋，C＝A＋B。 3. 被減數X，減數Y，借位輸入Z，則此全減法器的借位輸出為 (A)Y＋Z＋YZ (B)XY＋XZ＋YZ (C)XYZ (D)X⊙YZ。 4. 若半加器之兩輸入端為A及B，輸出為S，進位為S，進位為C，則下列何者錯誤？ (A)S＝B＋A (B)C＝AB (C)S＝AB (D)C＝＋。 　 5. 6. 設計全加器A+B+Ci-1=和+進位 (A) 和=A+B+C (B)和=ABC (C)進位=AB+BCi-1+ACi-1 (d)進位=(A+B)? C 7. 設計AB大小比較器，若AB時，則函數為 (A)B (B)A (C)+AB (D)B+A。　　 8. 設計AB大小比較器，若A=B時，則函數為 (A)B (B)A (C)+AB (D)B+A。 9.全加器之被加數A=1，加數B=0，前一位元之進位CI=1，則進位輸出CO及和數S各為何值？ (A)CO=1，S=1 (B)CO=1，S=0 (C)CO=0，S=0 (D)CO=0，S=1。 10. A與B兩數相等之函數為 (A)+AB (B)B+A (C)B (D)A。  高一數位邏輯基礎能力課程 開南商工電機電子群教學研究會