第8章TMS320VC54x的硬件设计讲稿.pptVIP

8.6 DSP系统的硬件设计实例 8.6.1基于G.729A标准的DSP实时系统的设计 G.729A语音压缩标准 G.729和 G.729A的编码属性 参数 G.729 G.729A 比特率 8 8 帧长 10 10 子帧长 5 5 运算延时 15 15 运算量 20 10.5 2.系统的组成 本系统由TMS320VC5402芯片、数模转换电路、FLASH存储器和双口RAM组成。 系统的工作过程 系统加电DSP后，由其内部存储器固化的自向导程序（Boot）将存入FLASH中的数据移入到内部RAM 程序和数据移到内部RAM后，DSP芯片开始运行程序，执行语音编码算法。每隔10ms运行一次编解码算法，并与双口RAM交换一次数据 DSP芯片将语音压缩后得到的数据写入双口RAM,由外部系统读出并送至信道 外部系统将双方的编码数据送至双口RAM，由DSP从双口RAM中读出，进行数据处理，还原为合成语音。 3.系统的硬件设计 电源的设计 TMS320VC5402芯片采用双电源供电，DSP的核内电压和I/O接口电压分别为1.8V和3.3V，因此，本系统需要三种电源，电压为5V、3.3V和1.8V。 DSP设计 DSP设计主要考虑以下几个方面 复位电路。采用MAX706R芯片组成的自动复位电路，既能实现上电复位，又能监视系统运行。电路图如书图8.6.2所示 时钟电路。采用外部时钟源，CLKMD1~3=101。芯片上电后，使CLKMD复位值为F000H，DSP芯片的时钟为外部晶振频率的1/4。 串行接口。采用标准串行口方式 外部存储器地址及数据分配。FLASH采用外部数据的低8位，双口RAM使用外部数据的高8位 引导程序。采用外部并行8位Boot方式。 FLASH接口设计 FLASH选用一片AT29LV020，构成256K?8的存储空间。主要考虑： DSP的引导程序采用外部8位Boot方式 通过DSP的仿真系统，能将程序和数据写入FLASH中 系统运行时，能从FLASH中读出程序装入到内部RAM中 接口尽可能简单 注意存储器地址及数据的分配，避免数据的冲突 基于以上几个方面，接口图如书图8.6.3所示 双口RAM的设计 双口RAM选用CY7C135-55构成4K?8的存储空间，用于与外部交换数据。它映射在DSP的外部数据区，其地址为8000H~FFFFH。接口电路如书图8.6.4所示。 4.系统的调试 （1）硬件调试 测试电源电压 测试DSP芯片的输出频率 对硬件系统进行系统仿真 对DSP外围硬件调试 模数接口的调试 （2）软件调试 软件调试主要在仿真器上实现 （3）总体调试 中断矢量的重定位，对PMST寄存器进行设置，将中断矢量表的起始地址设定在7F00H处 工作时钟设置，可通过设置CLKMD寄存器来实现 等待状态数的设置，可根据外设的工作速度，对SWWSR寄存器的设置来实现 中断设置，通过对IMR寄存器的设置来完成 其他设置，包括串行口的初始化、ST0和ST1初始化等 软硬兼联合调试，是将所有程序综合在一起，利用仿真器对硬件系统进行调试 5.独立系统的形成 编译汇编程序，形成扩展名为.obj的目标文件 连接目标文件，形成扩展名为.out的目标文件 将目标文件格式转换为TI-tagged文件格式，形成TI格式文件coder8k.t0 coder8k.t0文件转换为ASCII码文件coder8k.asc 将coder8k.asc结合到写FLASH的汇编语言文件write.asm中，对write.asm进行编译链接，形成write.out 将write.out装入到仿真器中，运行该程序，并将用户程序写入FLASH 8.6.2 语音基带处理模块的设计 1.设计方案的选择 本设计主要完成语音基带处理模块的设计。根据该模块的功能，设计方案应重点考虑语音数字化和编码、数据传输等功能的实现 本方案的语音数字化和编码采用连续可变斜率增量编码调制CVSD 该设计模块选用DSP设计方案。从运算速度、片上硬件资源、接口能力和开发工具综合考虑，选用了TMS320VC5409芯片 2.基本原理 （1）模块原理框图 语音基带处理模块的原理框图如书图8.6.5所示 DSP处理器：主要完成系带信号处理，包括信号的信道编译码、加入\提取指令、组拆帧等操作 语音编码/译码器：对来自话筒的语音信号和来自DSP的数据进行CVSD编码和译码 总线驱动器：用来增强总线的驱动能力，并对总线起到隔离的作用 FLASH存储器：用来存放用户编写的系统程序 静态存储器：是为DSP芯片扩展的外部数据存储器 逻辑控制单元：用来完成系统的译码和逻辑控制，可用CPLD或FPGA实现 键盘/显示电路：实现人机对话 （2）数字语音通信过程 语音信号的发送。来自话筒的音频信号经过语音编码器的CVSD