基于演化的电路自动化设计.pdfVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
基于演化的电路自动化设计.pdf

中国宇航学会深空探测技术专业委员会第一届学术会议 2005年1月哈尔滨 基于演化的电路自动化设计 魏巍,刘睿,张良峰,曾三友 (中国地质大学计算机系.湖北武汉430074) 摘要:演化算法作用于可编程器件,可实现自动电路设计.自动电路演化设计常常遇到的困难 Virtex—II系列FPGA, 是:群体渐渐丧失多样性,导致过早收敛而陷于局部最优.本文结合Xilinx 对演化硬件设计进行研究,设计一种具有多样性的电路演化算法,提高了演化效率. 关键词:演化硬件;演化算法;电路自动化设计 1引言 传统的电路设计方法,需要拥有相当专业知识和经验的技术人员来进行电路设计,一个复杂的电子系 ’统往往由若干子系统构造而成。这种工作的方式局限于设计者的经验、能力以及对于特定知识领域的了解, 对设计人员提出了很高的要求,完成一个电路设计需要设计者对电路进行反复的创建,测试和调试工作, 而且,开发产品依赖于设计者自身的知识和经验。演化设计方法则能利用演化算法对于复杂问题域的搜索 能力,找到一个可行解的集合,从而实现电路设计的自动化。演化算法实现数字电路设计的编码方法很 多fh厶31,遗传操作,适应性评估与一般遗传算法或遗传程序设计类似。图l说明了这两种方法的不同之 处。由于演化硬件能够自动重构、自学习、自适应,提高系统功效,在国际上已经受到越来越多的关注, 它能为复杂电路设计和自适应硬件领域提供一套全新的方法。对于需要长期运行在恶劣、未知、变化的环 境下的硬件系统,演化硬件技术具有潜在应用优越性,因而,对于深空探测、国防应用,它拥有非常好的 应用前景. 。规格兰里——————d二二二二二至至至至至至三二二P作电路 图1传统电路设计和自适应演化电路设计比较 本文设计一种具有多样性的电路演化算法,它使用Milled’1的编码,在较大的演化代数下仍能保持群 体的多样性,得到较优的全局解,将演化算法应用到硬件设计领域,实现电路设计的自动化。 2具有多样性的小群体数字电路演化算法 2.1防止反馈的互连约束条件编码‘3i 本算法使用Miller的编码方案,它基于Xilinx 来实现一个4输入1输出的电路逻辑。基于此种特点,采用对2输入1输出的门电路以及二路选择器作为 电路单元,通过对电路逻辑单元矩阵的演化,实现电路逻辑的自动化设计。 将每一个逻辑单元定义为一个2输入l输出的门电路或者二路选择器,每一个逻辑单元的输出作为其 他单元的输入或者作为整个电路的输出,这样就可以构造出一个具有一定逻辑功能的电路,实际上电路的 设计自动化问题就可以转化为对于逻辑单元功能和互连关系进行建模的过程。将已知的电路输入和他们的 负逻辑以及O、l这两个逻辑常量作为逻辑单元矩阵的输入资源。对于一个拥有N个输入的逻辑电路,将 439 基于演化的电路自动化设计 拥有2xN+2个输入资源,另外每一个单元都有自己的输出。这些资源有可能成为其他单元的输入,也有可 能成为整个电路的输出。对这些资源进行编号,以便于表示整个电路的互连关系。如图2所示,演化目标 电路是一个2输入2输出的电路。输入包括逻辑一0、逻辑‘1’和所有输入及其负逻辑。用一个3×3的逻辑 单元矩阵进行演化,对系统的所有资源进行了编号。 №吣 ?二田田圈。3 …:二田团曰 :上一斗—— 11 ’3一——田回圈—= 图2 1个3×3带编号的输入、输出网表的几何结构 0和1是染色体的标准输入,分别代表固定的值逻辑‘0’和逻辑‘1’。输入被编号为2和3,2号是其第 输出来自于13号单元,第二个来自于11号单元。对于每一个单元的编码而言,这些整数值同时代表了每 一个单元的输入的提供者。换句话说,这种编码方案可以表示任何组合电路的网表。从而,一条染

文档评论(0)

带头大哥 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档