第5章存储体系和结构02分析.ppt

③ 分散刷新与集中刷新相结合（异步刷新） 对于 128 ×128 的存储芯片（存取周期为 0.5 ?s ） 将刷新安排在指令译码阶段，不会出现 “死区” “死区” 为 0.5 ?s 若每隔 15.6 ?s 刷新一行 每行每隔 2 ms 刷新一次 3. 动态 RAM 和静态 RAM 的比较 四、只读存储器（ROM） 1. 掩模 ROM ( MROM ) 行列选择线交叉处有 MOS 管为“1” 行列选择线交叉处无 MOS 管为“0” 2. PROM (一次性编程) VCC 行线 列线 熔丝 熔丝断 为 “0” 为 “1” 熔丝未断 3. EPROM (多次性编程 ) (1) N型沟道浮动栅 MOS 电路 G 栅极 S 源 D 漏 紫外线全部擦洗 D 端加正电压 形成浮动栅 S 与 D 不导通为 “0” D 端不加正电压 不形成浮动栅 S 与 D 导通为 “1” S G D N + N + P 基片 G D S 浮动栅 　 SiO 2 + + + + + _ _ _ … 控制逻辑 Y 译码 X 译 码 数据缓冲区 Y 控制 128 × 128 存储矩阵 … … PD/Progr CS A10 A7 … A6 A0 … … DO0 … DO7 1 12 … A7 A1 A0 VSS DO2 DO0 DO1 … 2716 24 13 … VCC