半导体可靠性讲述.ppt

IC元件與製程之可靠度分析 一、可靠度分析 (Reliability Analysis) 二、影響元件之可靠度的主要因素 1. 熱載子效應 (Hot-Carrier Effect) 2.電子遷移效應 (Electromigration) 3. 氧化矽膜之可靠度量測 (Silicon-Oxide Film) 4. 元件縮小時之可靠度問題 (Device Scaling) 5. CMOS門閂閉鎖現象 (COMS Latch-up) 6. 封裝技術之可靠度 (Package Technology) 三、故障之機率分析函數 四、可靠度測試方法 五、加速測試因子與取樣數 可靠度分析 (Reliability Analysis) 可靠度分析： 藉著研究元件的物理機制，並利用數學統計之分析技巧，以進行元件評估改善之工作，期能完整地預測出元件之生命週期，再將其分析結果反應在製程上，求得製程參數的改進，如此更可確保元件衰退期的延緩，降低隱藏式之缺陷，而最終目的是提高產品的良率 。 影響元件之可靠度的主要因素： 1. 熱載子效應 2.電子遷移效應 3. 氧化矽膜之可靠度量測 4. 元件縮小時之可靠度問題 5. CMOS門閂閉鎖現象 6. 封裝技術之可靠度 熱載子效應 (Hot-Carrier Effects, HCE) 熱載子效應 係指元件通道電場產生的熱載子所造成元件性能退化影響之效應。 「熱載子」即為帶有能量的載子(包括電子與電洞);當載子所具有的能量大於Si-SiO2的能障時(大約3.l eV對電子，4.8 eV對電洞)，就有機會越過Si-SiO2的介面而成閘極電流，此種現象稱為熱載子的注入(Injection)。 熱載子注入模型 ： 通道熱電子模型(Channel Hot Carrier) 基板熱電子模型(Substrate Hot Electron) 二次產生熱電子模型(Secondary Generated Hot Electron) 汲極累增熱載子(Drain Avalanche Hot Carrier) 一般造成元件退化的主要是汲極累增熱載子(DAHC)模型（如右圖說明） 一般多用基座電流(Isub)作為監控指標，電流愈大表示DHAC反應愈激烈。測試時多使用最大基座電流。 實驗結果顯示n-MOS元件退化主要是由閘極氧化膜界面陷阱產生所造成。 電子遷移效應 (Electromigration, EM) 電子遷移現象(Electmigration, EM) 一種因為電子流的撞擊使金屬原子產生移位的效應。 原子移位後在原處產生空位(Vacancy)，導致金屬連接線的斷線；也可能聚集而產生突丘(Hillock)與突鬚(Whisker)使金屬線問的短路。 電子遷移之測試方法 主要係採用定電流的加速方法，而以斷路或短路的發生為故障發生時間。 生命期模型經驗公式：MTTF＝AJ-nexp Ea/kT。 電子遷移的故障機率分佈是符合Log-normal之分佈函數。 應力遷移(Stress Migration) 當線寬愈綑時，不同材料係數(如熱膨脹係數，彈性係數)產生的應力(Stress)會使金屬線形成空洞(Void)或原子積聚而產生斷路或短路的故障。 氧化矽膜之可靠度量測 (1) 氧化矽膜主要之功能： 電性的絕緣，擴散及離子佈值時之光罩(Mask) ，保護元件表面。 當氧化矽膜的絕緣特性不良時，漏電流過高時，即稱為故障。 任何閘極氧化膜發生故障時，都可能導致元件故障而影響到整個電路的正常運作及產品良率。 測試氧化膜生命週期之方法： (1) 介電質隨時間而崩潰(Time-Dependent Dielectric Breakdown, TDDB) 加一固定電壓，記錄氧化矽膜之電流及崩潰時間，再用數學統計方式來預估其生命週期時間。 (2) 崩潰電荷(Breakdown Charge, QBD) 所加的固定電流和測試時之崩潰時間的乘積，即所謂崩潰電荷。 QBD的測試結果比較不曾因測試方法的不同而有所差異。 氧化矽膜之可靠度量測 (2) 氧化矽膜崩潰之機制 ： 正電荷(Positive Charge)缺陷 在接近氧化矽和矽之界面處(陰極電板處)有一些正電荷之缺陷，導致能帶圖往下降，使得接在陰極處之矽基座內電子可注入或穿透氧化矽膜，而造成崩潰。 陷阱(Trap)缺陷 氧化矽膜內有介電面缺陷電荷(Interface Trapped Charge)、氧化矽之固定電荷(Oxide Fixed Charge)、氧化矽缺陷電荷(Oxide Trapped Charge)與移動離子電荷(Mobile Ionic Charge) 。缺障愈多，愈容易使電荷過度集中，導到電場分佈不均勻而造成可靠度之