计算机组成原理章.pptVIP

* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * 第5章 存储系统 低位交叉编址存储器 低位交叉存储器可以将连续的指令和数据存储在不同的存储器模块中，有利于减少访问冲突。但是可靠性差，一旦一个存储体失效，整个存储空间将崩溃。 * 第5章 存储系统 5. 4 主存储器 5. 4. 1 主存储器组成 5. 4. 2 提高主存储器访问带宽的方法 5. 4. 3 奔腾微机主存储器组成 5. 4. 4 存储芯片的发展 请同学们自行阅读学习 * 第5章 存储系统 5. 1 存储器的分类与性能评价 5. 2 存储器访问的局部性原理与层次结构存储系统 5. 3 半导体存储器 5. 4 主存储器 5. 5 高速缓冲存储器Cache 为了解决“主存储器的速度始终赶不上处理器的速度”的问题，在主存和处理器之间增加一级高速缓冲存储器Cache是一种非常有效的办法。Cache一般采用静态RAM实现，容量小于主存容量，因此速度大大高于基于动态RAM的大容量主存。 * 第5章 存储系统 5. 5 高速缓冲存储器Cache 5. 5. 1 Cache的工作原理 CPU CPU发出访问主存的地址 MM 不久目标数据将肯定从主存送往CPU Cache 没有Cache，计算机照常工作，有了Cache, 计算机工作得快一点！ * Cache的工作原理 CPU Cache MM CPU发出访问主存的地址 这个主存地址Cache也同时收到 若目标数据在Cache中(命中)则Cache将先于主存把数据送往CPU 若Cache没命中则主存迟早会把目标数据送往CPU * 事实上，对于M体交叉访问的主存储器，给出一个主存地址在一个访存周期内能够读出M个字。根据程序访问的局部性原理，CPU将会继续访问这M个字。 所以，通常在主存与Cache之间设置一条多字宽的局部数据线。 当Cache不命中时，CPU将在访问目标数据的同时，一并从主存读出来的M个字，并将其作为一个 块 传送给Cache。这样CPU的下一次访问基本上能够在Cache中命中了。 * 当Cache不命中，CPU正常访问主存时，主存一方面将目标数据通过系统数据总线送往CPU；另一方面，通过Cache—MM局部多字宽数据线将附带读出的一个字块送往Cache。 CPU Cache MM * 随着CPU访问主存的不断进行时，越来越多的主存字块被装入Cache。 由于Cache的容量有限，迟早会出现Cache装满的情况。 所以当一个新字块要装入Cache时，它将要判断Cache是否已满？ 未满则直接装入， 否则将启动Cache内部的替换控制机构，从Cache存储体中选择一个旧的字块，将其通过Cache—MM局部多字宽数据线写回主存，以腾出空间接纳新送来的字块。 * 由于程序访问局部性原理的存在，Cache的命中率通常都在90%以上。 所以，增设Cache后，CPU的平均访存速度明显提高，基本上接近Cache 的速度。 在CPU看来，它只付出了少许成本，就拥有了一个与主存储器容量相当，速度几乎等于Cache的高级“存储器” * 第5章 存储系统 5. 5 高速缓冲存储器Cache 5. 5. 1 Cache的工作原理 5. 5. 2 地址映像与变换 5. 5. 3 替换算法 5. 5. 4 写入策略 5. 5. 5 两级Cache和分裂型Cache 5. 5. 6 Cache的性能评价 请同学们自行阅读学习 * 第5章 存储系统 5. 1 存储器的分类与性能评价 5. 2 存储器访问的局部性原理与 层次结构存储系统 5. 3 半导体存储器 5. 4 主存储器 5. 5 高速缓冲存储器Cache 5. 6 虚拟存储器 * 请同学们自行阅读学习 * * * * * * * * * * * * * * * * * * * * * 第5章 存储系统 2. DRAM （3）DRAM芯片的刷新 在DRA