集成可编程中断控制器mpcxx中文手册.docVIP

集成可编程中断控制器（IPIC） 本章介绍集成可编程中断控制器（IPIC），包括外部信号的定义及其功能。此外，本章还介绍配置、控制和状态寄存器。注意，本参考手册的每一章都介绍了一个部件的特定的具体的初始化过程。 绪论 本节介绍IPIC中断协议、IPIC单元控制的不同类型的中断源、以及IPIC寄存器及其编程指南。编程模型与MPC8260的中断控制相似。中断控制器提供中断管理，负责接收来自不同中断源（内部的和外部的）的硬件产生的中断。它还将中断分为不同的优先级，并将中断交付给CPU，由CPU服务。IPIC区分来自下列控制单元的中断的优先级并管理这些中断： DDR存贮器控制器（DDR） 本地总线内存控制器（LBC） PCI1和PCI2 四通道DMA控制器（DMA） 消息单元（MU） 双三态Ethernet控制器（TSEC1和TSEC2） DUART通信模块（DUART） USB 2.0控制器（USB DR 和USB MPH） 安全引擎（SEC） 系统总线仲裁器（SBA） 周期间隔定时器（PIT） 实时时钟定时器（RTC ALR和RTC SEC） 八个全局定时器（GTM1－GTM8） 软件看门狗定时器（WDT） I2C控制器（I2C1和I2C2） SPI控制器（SPI） 电源管理控制器（PMC） 两个通用I/O控制器（GPIO1和GPIO2） 外部引脚（/IRQ[0:7]） IPIC单元控制的中断源引起处理器核内部的异常。内部中断（/int）信号是从IPIC到核的主要中断输出信号，它引起常规中断异常。/cint是从IPIC到处理器核的紧急中断输出信号，它引起紧急中断异常。/smi信号是从IPIC到处理器核的系统管理中断输出信号，它引起系统管理中断异常。机器检查异常由IPIC产生的内部/mcp引起，通知主处理器出现错误、外部/IRQ0机器检查请求有效（在SEMSR[SIRQ0]＝1时允许）、以及其他情况。 表8-1列出了各种功能部件和设备的外部信号与IPIC单元的关系。 IPIC接收来自下列两个地方的中断请求信号： 该集成设备的外部 该集成设备的内部 该单元从当前所有的中断中选择最高优先级的中断，并将它交给内部处理器核，或片外，在外部服务中断。 IPIC还管理内部不可屏蔽机器检查处理器（/mcp）信号和片外中断源产生的中断（/IRQ[0:7]）。 IPIC的中断发送程序监控内部配置寄存器的输出。若某个收到的中断信号的优先级最高，IPIC就将某个中断未决寄存器中的对应位置位——系统内部中断未决寄存器（SIPNR）/系统外部中断未决寄存器（SEPNR）。如果该中断未被屏蔽，IPIC就宣告/int信号有效，向处理器指示中断请求。若处理器正在运行特定/int、/cint或/smi的中断处理程序代码，则处理器必须通过显式（用软件）读取相应的中断向量寄存器（SIVCR、SCVCR或SMVCR），将外部中断处理程序向量化。读取后，IPIC单元将向量（与中断源相关）返回给中断处理程序例程。此外，处理程序可以将不同分支的中断处理向量化 图8-1 中断源结构图 IPIC可以接收来自下列不同中断域的中断： 8个外部——片外信号（/IRQ[0:7]） 35个内部——片上中断信号。中断源为DDR MEMC、LB、PCI1、PCI2、DMA、MU、TSEC1、TSEC2、DUART、USB、SEC、系统总线仲裁器、PIT、RTC、GTM、I2C1、I2C2、SPI、GPIO1、GPIO2和PMC 1个外部和5个内部——片上/mcp中断信号。中断源为/IRQ0、软件看门狗定时器（WDT）、PCI1、PCI2、MU和系统总线仲裁器（SBA） 中断控制器提供了屏蔽每个中断源的能力，还可以屏蔽GPIO、SEC或SBA外围事件中的多个事件。 当收到一个内部或外部中断时，IPIC检查其配置寄存器，确定应将中断发送到片外（到外部/INTA），还是作为正常外部中断由处理器核服务（通过/int信号）。第三种方法是，如果进来的中断已经被配置为紧急中断或系统管理中断，IPIC就向核宣告/cint或/smi有效，完成该中断的处理。到核的/cint或/smi信号有效会把中断分别作为紧急或系统管理中断来服务。 特性 IPIC单元实现了下列特性： 与MPC8260中断控制器在功能和编程方面兼容 支持8个外部和35个内部离散向量化中断源 支持1外部个和5个内部/mcp中断源 可编程最高优先级请求（可被编程，以支持紧急（/cint）或系统管理（/smi）中断） 两个可编程优先级混合组，每组4个片上和4个外部中断信号，两种优先级方案：分组的（grouped）和分散的（spread） 两个可编程优先级内部组，每组8个片上中断信号，两种优先级方案