第2章ARM技术与ARM体系结构-大连理工大学精品课程.ppt

数据异常 导致异常的指令的地址在 lr-8 处. 处理方法取决于存储器管理策略 有存储器管理的系统( demandd virtual memory) 如果使用了 MMU ，数据异常的地址在 MMU 的 “Fault Address” 寄存器中 修正问题(enable correct page of memory) 返回并重新执行数据异常的指令 SUBS pc,lr,#8 没有存储器管理的系统 通常表示一个致命的错误 报告错误 (如果可能) 然后退出 The Abort Model 许多ARM 存储器存取指令将更新基址寄存器 : LDR r0,[r1,#8]! ;“!” 将更新 R1 如果异常是数据异常， 对基址寄存器的影响取决于使用的是哪种 ARM core. “Base Restored Abort Model” StrongARM, ARM9 and ARM10 系列支持 基址寄存器由ARM core 自动恢复. “Base Updated Abort Model” ARM7TDMI 系列支持 在异常指令重新执行之前基址寄存器必须由处理程序进行恢复 异常返回地址 ARM 状态: 在异常产生的时候内核设置 LR_mode = PC - 4. 处理程序需要调整 LR_mode (取决于是哪一个异常发生了)，以便返回到正确的地址 Thumb 状态: 处理器根据发生的异常自动修改存在 LR_mode 中的地址 不论异常产生时的状态如何，处理器确保处理程序的ARM 返回指令能返回到正确的地址(和正确的状态) 从SWIs和未定义指令返回 异常是由指令本身引起的，因此内核在计算 LR 时的 PC 值并没有被更新. ARM Thumb SWI pc-8 pc-4 ；Exception taken here xxx ? pc-4 pc-2 ；lr = next instruction yyy pc pc 因此返回指令为: MOVS PC,LR Note : ? 表示异常返回后将执行的那条指令 从FIQs和IRQs和预取异常返回 异常在当前指令执行完成后才被响应.因此内核在计算 LR 时的 PC 值已被更新. ARM Thumb www pc - 12 pc – 6 Interrupt occurred during execution xxx ? pc - 8 pc - 4 yyy pc - 4 pc - 2 ARM lr = next instruction zzz pc pc Thumb lr = two instructions ahead 因此返回指令为:SUBS PC,LR,#4 Note : ?表示异常返回后将执行的那条指令 从数据异常返回 异常发生 ( 和计算 LR ) 在 PC 被更新之后. 需要重新执行导致异常的指令 ARM Thumb www ? pc - 12 pc - 6 Data abort occurred here xxx pc - 8 pc - 4 yyy pc - 4 pc - 2 ARM lr = two instructions ahead zzz pc pc aaa pc + 4 pc + 2 Thumb lr = four instructions ahead 因此返回指令为: SUBS pc,lr,#8 Note : ?表示异常返回后将执行的那条指令 从SWI 和 Undef异常返回 MOVS pc,lr 从FIQ, IRQ 和 预取异常(Prefect Abort)返回 SUBS pc,lr,#4 从数据异常( Data Abort)返回 SUBS pc,lr,#8 如果 LR之前被压栈的话使用LDM “ ^” LDMFD sp!,{pc}^ 异常返回： 使用一数据处理指令： 相应的指令取决于什么样的异常 在特权模式不仅仅更新PC，而且 拷贝SPSR 到 CPSR 设置CPSR, “S” bit PC做为目的寄存器 异常返回指令 2．6 存储方式与存储器映射机