第02章处理器结构.ppt.ppt

4. 实地址方式的地址转换 主存空间1MB（＝220 B）：00000H～FFFFFH 程序设计时分段管理，但有两个限制： 每个段最大为64KB 段只能开始于低4位地址全为0的物理地址处 逻辑地址＝段地址∶偏移地址 16位段寄存器保存20位段起始地址的高16位 偏移地址也用16位数据表示 物理地址＝段地址×16＋偏移地址 左移二进制4位（十六进制1位） 20位地址的形成 实地址存储模型的逻辑地址和物理地址 返回 2.4 汇编语言基础 汇编语言以助记符形式表示计算机指令 助记符（mnemonic）是便于人们记忆、并能描述指令功能和指令操作数的符号 助记符是表明指令功能的英语单词或其缩写 汇编格式指令以及使用它们编写程序的规则就形成汇编语言（Assembly Language） 汇编语言程序：用汇编语言书写的程序 汇编程序：将汇编语言程序“汇编”成机器代码目标模块的程序 汇编语言程序与汇编程序是两个概念 链接4,5 链接3 链接4,5 第2章 第2章：处理器结构 教学重点 IA-32的概要历史 8086的功能结构 8088/8086的基本引脚 8088/8086的总线时序 2.1 IA-32的概要历史 什么是IA-32？ 所谓IA，指的是Intel Architecture，即Intel 体系结构。 IA-32主要指的是从80386开始的32位CPU，但同时也包括了之前的8086/8088、80286等16位的CPU； 目前，Intel正在推出它的64位的IA-64结构的CPU，微机也正在向64位发展； ? 从8086到Pentium处理器: 在计算机领域, 遵守“产品过时, 技术不过时” Intel 8086 80286 80386 80486 Pentium …. 叠 加 功 能 2.1 处理器功能结构 从应用角度看到的处理器内部结构 Intel 386 8位CPU Intel Pentium Intel 8086 2.1.1 处理器基本结构 算术逻辑单元 寄存器 指令处理单元 内部数据总线 控制总线 数据总线 地址总线 暂存器 累加器 ALU 标志寄存器 指 令 寄 存 指 令 译 码 时序 和 控制 逻辑 通 用 寄存器组 地 址 寄存器组 地址总线 控制 数据总线 控制 2.1.1 Intel 8086和8088 8086/8088可以说是现代微处理器的“开山鼻祖”，今天的P4、i系列以及IA-64，其基本架构都来自于它，并必将延续。 8086发布于1978年，初始频率8MHz，有着16位的数据总线及20位的寻址能力。 8088于1981年推出，除外部数据总线是8位的之外，其它与8086基本完全相同（内部指令队列为4个字节）。 2.1.2 8086的功能结构 8086的内部结构从功能上分成两个单元 1. 执行单元EU 负责指令的译码、执行和数据的运算 包括ALU、通用寄存器组、状态标志寄存器等 2. 总线接口单元BIU 管理8086与系统总线的接口 负责CPU对存储器和外设进行访问 包括地址加法器（形成20位地址）、指令队列缓冲器（8088为4个字节，8086为6个字节）、总线控制电路等 8088的内部结构 1 2 3 4 内部暂存器 IP ES SS DS CS 输入/输出控制电路 总线 执行部分控制电路 ∑ ALU 标志寄存器 AH AL BH BL CH CL DH DL SP BP SI DI 通用 寄存器 地址加法器 指令队列 执行部件 （EU) 总线接口部件 （BIU) 16位 20位 8位 8位 地址总线 数据总线 2.1.3 8086的功能结构 两个单元相互独立，分别完成各自操作，还可以并行执行，实现指令预取（指令读取和执行的流水线操作）,即采用二级并行流水线，在EU单元执行指令时，BIU可以到存储器中去预取下一条指令。其过程如图所示。 8088的指令执行过程 返回 2.1.3 80386的功能结构 总线接口单元：为处理器提供同外部的接口 指令预取单元：先行读取指令 指令译码单元：从预取队列中取来指令，译码成微指令代码 执行单元：ALU、乘法器、除法器和移位器等 分段单元：逻辑地址变换成线性地址 分页单元：将线性地址变换成物理地址 各功能部件可以并行工作，进行流水线处理 示意图 80386的功能结构 返回 2.1.4 Pentium的功能结构 1. 超标量流水线：2条指令流水线 2. 分离Cache：指令Cache和数据Cache 3. 动态分支预测：预测程序执行顺序 4. 其他 性能增强的浮点处理单元FPU 常用指令固化 改进复杂指令的微代码算法 节