2004年春季A0答案要点.docVIP

哈工大 2004 年 春 季学期 集成电路设计原理 试 题 A （含答案要点） 填空题（40分） 1. 加n+埋层能够减小寄生pnp晶体管影响的原因是（加大了寄生PNP的基区宽度）和（在寄生PNP基区形成了减速场）。 2. 加n+埋层可以减小横向pnp晶体管的（基极串联）电阻和npn晶体管的（集电极串联）电阻。 3. 在典型pn结隔离工艺双极型集成电路中，隔离墙应接（最低）电位；（集电极）电位相同的npn晶体管可以放在同一个隔离区；（基极）电位相同的横向pnp晶体管可以放在同一个隔离区。 4. 六管单元TTL与非门在导通过程中，由于Rb的存在，T6管总是比T5管（晚导通）；在截止过程中，由于T6管没有基极泄放通路，T6管总是比T5管（晚截止）。 5. 在MOS电流镜电路中沟道长度选择大一些有利于（提高）电流源的输出电阻和减小（沟道长度调制）效应对输出电流的影响。 6. 对于E/D NMOS与非门电路，在负载管和每个输入管的宽长比不变的情况下，输入端数越多，输出低电平越（高），下降时间越（长）。 7. 设计CMOS反相器时（假设|Vtp|=Vtn），如果NMOS管的宽长比与PMOS管的宽长比相等，则该反向器的（上升）时间大于（下降）时间。这是由于（空穴迁移率与电子迁移率）不同所决定的。 8. 在N阱CMOS集成电路中，n阱作为（PMOS）的衬底，一般接（最高）电位；p型衬底硅片作为（NMOS）的衬底，一般接（最低）电位。 第 1 页 （共 5 页） 试 题：集成电路设计原理 A 答案要点 二、画出典型pn结隔离工艺双极型集成电路中的单基极条形npn晶体管的平面图（版图）和对应的剖面图，并按工艺流程先后顺序写出所需的光刻掩膜版名称，同时在图中对应图形上标明。（16分） （1）埋层扩散 （2）隔离扩散 （3）基区（硼）扩散 （4）发射区（磷）扩散 （5）引线孔 （6）金属 第 2 页 （共 5 页）试 题：集成电路设计原理 A 答案要点 三、右图是一CMOS单元电路的版图，a) 画出对应的电路图；b) 分析电路功能，写出逻辑表达式；c) 按工艺流程的先后顺序，写图中所用到的光刻掩膜版名称，并在图中选择典型图形标明（16分） 与或门 F=AB+C (1)nwell (2)active (3)poly (4)pplus (5)cont (6)metal 第 3 页 （共 5 页）试 题：集成电路设计原理 A 答案要点 四、分析右图所示CMOS 运放电路，①说明M3 和M4的作用；②说明 M6和M7的作用；③说 明M7、M5和M9的作 用。（12分） M3、M4以镜像电流源方式作为差分放大级M1、M2的有源负载，提高增益，同时完成了单端化。 M6、M7， 作为偏置电路形成参考电流I1 M7、M5和M9构成镜像电流源，M5为差分放大级提供稳定的工作电流，提高共模抑制比，M9作为输出放大级有源负载，提高增益。I2=I1，I3=2I1 第 4 页 （共 5 页）试 题：集成电路设计原理 A 答案要点 五、分析下面两个电路的功能，并写出各输出端的逻辑表达式。（16分） g=AB F=g(Ci CMOS全加器电路， CA（进位）输出表达式，SU（和）输出表达式 第 5 页 （共 5 页） Vi1 C 5V Vi2 Vo M6 M5 M3 M7 M8 12/1.2 14/1.2 2 p M1 M2 M4 M9 M10 M11 2/3.2 24/1.4 24/1.4 16/1.2 16/1.2 12/1.2 30/1.2 120/1.4 4/1.2 I1 I2 I3 (6) (5) (4) (3)