第2章計算機中的信息及編碼表示.ppt

  1. 1、本文档共21页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
第2章計算機中的信息及編碼表示.ppt

第七章 总 线 系 统 《 计 算 机 组 成 原 理 》精 品 课 程 主要内容 7.1 总线概述 总线(Bus)是信号线的集合,是模块间传送信息的公共通道,总线不仅是一组传输线,还应包含相应的总线接口和总线控制部件。 (3)按总线的层次结构划分 按总线的层次结构划分把总线可分为内部总线、系统内部、外部总线。 (4)按总线传输数据的宽度划分 可分为并行总线和串行总线。 (5)按总线上信息传送的方向划分 按总线上信息传送的方向划分为单向(单工)、半双向(半双工)、全双向(全双工)总线。 (6)按时序控制方式划分 分为同步总线和异步总线。 7.1.3 总线的主要参数 (1)总线通路宽度 总线通路宽度指的是总线能在同一时钟传送数据的位数。如16位总线、32位总线指的就是总线具有16位数据、32位数据传输能力。 (2)总线频率 总线频率是总线工作速度的一个重要参数,工作频率越高,速度越快。通常用MHZ表示,如33MHZ、66MHZ、100MHZ、133MHZ等。 (3)总线带宽 总线带宽又称总线的数据传输率,是指在单位时间内总线上可传送的数据总量,用每秒钟最大传送数据量来衡量。总线带宽与总线宽度和总线频率的关系为: 总线带宽或数据传输率=(总线宽度/8位(bit))×总线频率 7.1.4 总线的特性 从物理角度来看,总线就是一组导线,许多导线直接印制在电路板上延伸到各个部件。也可能是各种电缆线,如双绞线、扁平电缆或同轴电缆等。图7.2 形象地表示了各个部件与系统总线之间的物理摆放位置。 (1)机械特性 机械特性是指总线在机械连接方式上的一些性能., (2)电气特性 电气特性是指总线的每一根传输线上信号的传递方向和有效的电平范围及输入/输出阻抗等,通常规定由CPU发出的信号叫做输出信号,送入CPU的信号叫做输入信号。 (3)功能特性 功能特性是指总线中每根传输线的功能。 (4)过程特性 过程特性是指总线中的任一条线在什么时间内有效。每条总线上的各种信号,互相存在着一种有效时序的先后关系,因此,过程特性一般可用信号的时序图来描述。 7.1.5 总线的标准 目前流行的总线标准有: (1)微、小型机上ISA总线 ISA(Industrial Standard Architecture)总线标准是IBM公司1984年为推出PC/AT机而建立的系统总线标准,所以也叫AT总线。 (2) EISA总线 EISA(Extended Industrial Standard Architecture)是1988年由Compaq等9家公司联合推出的总线标准。它是在ISA总线的基础上使用双层插座,在原来ISA总线的98条信号线上又增加了98条信号,也就是在两条ISA信号线之间增加一条EISA信号线。 (3)VESA总线 VESA(Video Electronics Standard Association)是视频电子标准协会指定的总线标准,因此又称为VL-Bus(VESA Local Bus) 。 VL-Bus为一种32位的局部总线,是专门为80486设计的。 (4) PCI总线 PCI(Peripheral Component Interconnect外部设备互连总线)总线是当前最流行的总线之一,它是Intel公司1993年推出的一种局部总线。它打破了数据I/O(输入/输出)的瓶颈,可避免使用较慢的ISA数据通道,为高速外设提供了更宽、更快的“高速公路”。 7.2 系统总线的组成 7.2.1 系统总线的信号组成 就整体而言,总线上的信号大体上可分成以下四大类: (1)电源线与地线 (2)地址总线 (3)数据总线 (4)控制总线:复位(RESET)信号;同步定时信号;异步应答信号;总线控制权信号;中断请求与允许信号;优先权;数据传送控制信号. (2)双总线结构 所谓双总线结构就是在两个最繁忙的部件CPU和主存之间增设一组总线。这组总线通常被称为存储总线。如图7.4所示 . 在具有众多I/O设备的计算机系统中,为了进一步提高CPU与I/O系统的并行性, IOP一方面通过I/O总线与众多外部设备连接,另一方面又与连接CPU和主存的系统总线连接,如图7.5所示的三总线结构。 7.3 系统总线的操作时序与方式 时序是指总线上协调事件的方式。对于同步时序,总线上事件的发生由系统提供统一的时钟决定。总线中包含时钟信号(Clock),图7.6显示了同步读操作的时序图,其他总线信号可以在时钟上升沿发生(稍有延迟)。

文档评论(0)

youbika + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档