第四章-存贮器详解.ppt

第四章 内存及其与CPU的连接 ;第一节 概 述 ;6.1.2 半导体存储器的主要技术指标 1．速度指标：存取时间和存储周期 存取时间是指从启动一次读出或写入操作到完成该操作所需要的时间，一般为几百纳秒。 存储周期是指连续启动两次独立的操作所需的最小间隔时间。可知，存储周期略大于存取时间。 2．存储容量：存储器所能存储的二进制信息总数。 有3种表示法： ◆所能存储的总字数。 ◆字数×字长?存储元数,即可存储二进制信息的总位数。 ◆能存储字节的总数。; 3．可靠性 可靠性一般是指外界电磁场干扰及温度的变化对存储器的影响。半导体存储器受温度影响较小。 4．功耗与集成度 目前，半导体存储器多采用NMOS工艺制作，其功耗较低，典型值约为0.1mW/位。若采用CMOS工艺制作，每位功耗可降低到微瓦特数量级，集成度更高。 5．存储周期 连续启动两次独立的存储器操作(如连续两次读操作)所需要的最短间隔时间称为存储周期。它是衡量主存储器工作速度的重要指标。一般情况下，存储周期略大于存取时间。 6．功耗 功耗反映了存储器耗电的多少，同时也反映了其发热的程度。; 第二节 随机读写存储器（RAM） 一、 静态RAM（SRAM） 1．基本存储电路 ; 该电路通常由如图6-1所示的6个MOS管组成。 在此电路中，T1～T4管组成双稳态触发器，T1、T2为放大管，T3、T4为负载管。若T1截止，则A点为高电平，使T2导通，于是B点为低电平，保证T1截止。同样，T1导通而T2截止，这是另一个稳定状态。因此，可用T1管的两种状态表示“1”或“0”。由此可知，SRAM保存信息的特点是与这个双稳态触发器的稳定状态密切相关的。显然，仅仅能保持这两个状态还是不够的，还要对状态进行控制，于是加上了控制管T5、T6。 ; 2．芯片结构 静态RAM内部是由很多如图6-1所示的基本存储电路组成的。容量为单元数与数据线位数之乘积。为了选中某一个单元，往往利用矩阵式排列的地址译码电路。例如，1 KB单元的内存需10根地址线，其中5根用于行译码，另5根用于列译码，译码后在芯片内部排??成32条行选择线和32条列选择线，这样可选中1024个单元中的任何一个。而每一个单元的基本存储电路个数与数据线位数相同。 ; 常用的典型SRAM芯片Intel 6116的引脚及功能框图如图6-2所示。 6116芯片的容量为2K×8位，有2048个存储单元，需11根地址线，7根用于行地址译码输入，4根用于列地址译码输入，每条列线控制8位，从而形成了128×128个存储阵列，即存储体中有16384个存储元。6116的控制线有3条：片选、输出允许和读/写控制。; ;二、 动态RAM（DRAM） 在DRAM中，存储信息的基本电路可以采用四管电路、三管电路和单管电路。由于基本电路使用的元件数目减少，因而集成度可进一步提高。目前多利用单管电路来作为存储器基本电路。 1．单管动态基本存储电路 ; 单管动态基本存储电路中，数据信息存储在电容C1上。C1是MOS管栅极与衬底之间的分布电容。若C1上存有电荷，表示信息为“1”，否则为“0”。而由三管或四管组成的一个基本存储电路，也是靠MOS管栅极与衬底之间分布电容来记忆信息的。虽然MOS管是高阻器件，漏电流小，但漏电流总还是存在的，因此C1上的电荷经一段时间就会泄放掉（一般约为几毫秒），故不能长期保留信息。为了维持动态存储单元所存储的信息，必须进行刷新，使信息再生。 ; 2．芯片结构 常用的典型的DRAM芯片Intel 2116的逻辑符号和芯片结构如图6-4所示。Intel 2116芯片容量为16K位，采用位结构方式组成16384位的形式，有A0～A6 7条地址输入端，一条DIN数据输入端，一条数据输出端DOUT，行地址选通端，列地址选通端，写允许输入端。 为了访问16K存储空间，需要14根地址线(214?16384)。但2116芯片封装在16脚管壳内。其引脚数较少，实际使用时将地址线分成两部分：7位行地址和7位列地址。7位行地址选择128行，7位列地址选择128列。但行地址和列地址之间又如何区别呢？; 2116 DRAM芯片的逻辑符号和结构框图 ; 2164图; 3．动态RAM的刷新 当动态RAM与CPU连接时，为了访问某一存储单元，CPU将该存储单元的14位地址由地址寄存器加到地址总线。在刷新过程中还需接入刷新地址，为了分别选通行地