11.1基本RS触发器.ppt

第11章 触发器电路  教学内容 教学小结 ②接收信号过程： 当 =1、 ＝0时，如果触发器原来状态Q=1，因G1输入有0，则输出Q仍为1；而G2输入全为1，输出 仍然为0，即触发器状态Q仍然为1.如果触发器原来状态Q=0，因G1输入有0，则输出为1，即Q由0翻转为1；此时Q＝1和 ＝1，使G2输入全为1而输出为0，即 也由1翻转为0。可见，触发器原来状态无论是0还是1，当 =1、 ＝0时，都会使触发器状态置“1”。因此，称为置1（或置位）输入端。 当 =0、 ＝1时，如果触发器原来状态Q为1，因 ＝0，使G2输入有0，输出 为1，即 由原来的0翻转为1；此时G1输入全1而输出Q为0，即触发器状态Q由原来的1翻转为0。同理可知，如果原来状态Q为0，触发器状态Q仍然为0。可见，当 =0、 ＝1时，触发器状态置“0”。因此，称 为置0（或复位）输入端。 表11.1 由与非门构成的基本RS触发器的真值表 11.2.1 钟控RS触发器 表11-3 钟控RS触发器的真值表? 表11.4 钟控RS触发器的特性表 D触发器的特性表和状态图如表11.5和图11.9所示： 图11.11　 JK触发器的逻辑图 11.3.1 电平触发器 在钟控脉冲为高电平（或低电平）时，触发器工作，这类触发器称为电平触发器。电平触发器与上述的钟控触发器具有相类似的电路结构。在钟控脉冲为高电平（或低电平）期间，电平触发器均接收输入信号，输入信号改变，触发器的状态就要发生相应的改变。在时序电路中，各触发器的输入一般是直接或间接至前级触发器的输出或 本身的输出上的，这样一来，在钟控脉冲的作用下，触发器的输入信号必须发生改变，这就可能引起触发器状态多次转变。 1.电 路 结 构 图11.16 主从JK触发器 3.主从JK触发器的一次变化问题 在主从JK触发器中，有两条从输出Q和 端反馈到输入的联线，因Q和 互补，反馈到输入后，必须封锁J、K中的一个输入端。由于主从J、K触发器仍然是在CP＝1期间上输入信号，若J、K中有一端引入干扰信号、则可能使主触发器所接收，但干扰信号消失后，触发器却不能恢复干扰前的状态。这称之为主JK触发器的一次变化问题。 通过上来分析，我们可以得到如下结论: 维持阻塞D触发器在CP上升沿到达时，接收D输入信号，CP上升沿过后，D信号不起作用，即使D发生改变，触发器状态也不变，而保持上升沿到达时的D信号状态，因此，维持阻塞D 触发器是正边沿触发器。 下面我们通过一个例子来进一步加深对维持阻塞D 触发器特性的理解: ② CP＝1时，触发器态不变。当CP由0变1的瞬间，CP一方面直接作用于从触发器的G6和G2，使G6输出由0变为1，G2输出仍为0不变，即仍为0不变；另一方面CP也作用于G7和G8，由于G7和G8传输延迟时间较长，在CP为1的瞬间，G7（或G8 ）的状态尚不能改变， 所以触发器保持原来状态不变（即＝0）。 在CP＝1期间，起初因Q＝0，封锁了G8，阻止“K”变化对触发器 的影响，使G1的输出仍然为1；而 ＝1反馈给G5、G6和G7，使G6输 出仍为1，让触发器仍然保持0状态。当经过一个与非门的传输时间后，主接收门的G7输出变为0，使G5输出也变为0。但由于G6输出仍然为1， G5输出发生的变化并不会影响G4的输出，则触发器继续保持原来状态不变（即Q＝0）。 ③ CP为负边沿时，触发器状态可变。当CP由1变0时，G6的输出也由1变为0，于是触发器输出状态Q便由G5的输出决定。此时G5、G6都输出0 ，所以或非门G4的Q由0翻转为1；而Q为1又反馈出给G3（和G2、G8） 图11.22 CC4027正边沿JK 触发器的逻辑原理图 ②CP为正边沿时，触发器状态可变。当CP由0变1， 由1变0时，传输门TG2导通，使两个非门G1、G2通过TG2导通，使两个非门G1、G2 通过TG2建立起自锁，主触发器保持了CP正边沿到在前瞬间的D的输入值（即Q主＝D）；而传输门TG1关断，使输入信号D的变