锁相放大器(Lock-in-Amplifier)的原理.doc

鎖相放大器(Lock-in-Amplifier)的原理： 在真實情況中，進入鎖相放大器的信號在放大後除了待測信號Vsig外，同時包含雜訊信號。而 PSD 與低通濾波器將僅輸出與參考信號頻率極為接近的信號，而雜訊信號的頻率ωnoise在通過 PSD 後，不論和頻ωnoise+ωref或差頻ωnoise–ωref都將被低通濾波器濾除。當然，與參考頻率極接近的雜訊信號仍會通過低通濾波器，使輸出中包含緩慢的雜訊變化，頻寬較窄的低通濾波器可改善此問題，使得只有與參考信號同頻率的信號不受低通濾波器影響而被輸出。 由前面結果可知，我們需要一個與待測信號頻率相同的參考信號，此外，兩者間的相位必須不隨時間改變，否則輸出信號將因Cos(δsig?δref)隨時間變化而不為一個 DC 信號。換句話說，參考信號必須被待測信號鎖相(phase-locked) 。鎖相放大器使用鎖相回路(phase-locked-loop，PLL)以產生參考信號。當然，其需要一個由外部提供的參考信號(以上面的例子，其為一個方波，但事實上其亦可為其他種波形)。PLL 會使鎖相放大器中內含的內部參考震盪器(internaleference oscillator)與外來的參考信號鎖相，並產生一頻率為ωref，，相位為δref的參考信號。由於 PLL 是動態追蹤(actively tracks)外部參考信號的頻率，因此當參考信號隨時間變動時，鎖相放大器的輸出結果仍不受影響。 除了使用來自外部的參考信號(external reference source)，許多鎖相放大器亦提供波形產生器的功能，同時作為實驗系統的調制電壓源以及內部參考信號。 由於PSD的輸出正比於VsigCos(δ) ，其中δ=δsig?δref為待測信號與參考信號間的相位差，因此藉由改變δref可使δ等於 0，因此可得量得Vsig。但相對的，若調整δref使δ等於 90度，則輸出信號將為 0。如果鎖相放大器中具有兩個PSD，且使參考信號進入此二者時相差 90度相位，則兩者的輸出將分別為VsigCos(δ) 與Vsig Sin (δ) 。我們可將前者稱為 X 輸出(或 in-phase component)，後者稱為 Y 輸出(或 quadrature component)。並且可以由此二者的值獲得與相位無關的R輸出(=X^2 + Y^ 2 )與Θ輸出(=Tan^-1 (Y/X) )。 PLL的block diagram: 2.helmholtz coil： 在兩個線圈上通同向電流，會產生相同的兩個磁場，當兩個磁場分布圖的反點???交時（即線圈距離Ｄ等於線圈半徑Ｒ時），會有穏定磁場產生。故線圈內部可產生均勻磁場。 Derivation： Start with the formula for the on-axis field due to a single wire loop： Since the field strength is proportional to the number of loops, we can add that to the formula: In a Helmholtz coil, a point halfway between the two loops has an x value equal to R/2, so lets perform that substitution: There are also two coils instead of one, so lets multiply the formula by 2, then reduce the formula: (ref: )