EDA复习资料.doc

一、名词术语解释（约20%） 第1章 概述 第2章 EDA设计流程及其工具 第3章 FPGA/CPLD结构与应用 EDA Electronic Design Automation电子设计自动化； ASIC Application Specific Integrated Circuit专用集成电路； VHDL Very High Speed Integrated Circuit Hardware Description Language 高速集成电路硬件描述语言； SRAM Static Random Access Memory 静态随机存储器； CPLD Complex Programmable Logic Device复杂可编程逻辑器件； HDL Hardware Description Language 硬件描述语言； SOPC System On a Programmable Chip 可编程芯片系统； PROM Programmable Read Only Memory可编程只读存储器； LUT Look Up Table 可编程的查找表； FPGA Field Programmable Gate Array 现场可编辑门阵列 IP Intellectual Property 知识产权核； CPU Central Processing Unit 中央处理器 SOC System On a Chip 单片电子系统 IEEE Institute of Electrical and Electronics Engineers 电机工程师协会 CAD CAM CAT CAE Computer Aided Design/Manufacture/Test/Engineering 计算机辅助设计/制造/测试/工程技术 PCB Printed Circuit Board 印刷电路板 LAB Logic Array Block 逻辑阵列块 PGA Programmable Gate Array 可编程门阵列； PLD Programmable Logic Device 可编程逻辑器件 PLA Programmable Logic Array 可编程逻辑阵列 PAL Programmable Array Logic 可编程阵列逻辑 GAL Generic Array Logic 通用阵列逻辑 RTL Register Transport Level 寄存器传输级 LE/LC Logic Element/Cell 逻辑元 二、回答问题（约10%） （1）第5章 VHDL设计进阶 5.3 数据对象（信号与变量的异同点） 信号SIGNAL 变量VARIABLE 基本用法 用于作为电路中的信号连线 用于作为进程中局部数据存储单元 适用范围 在整个结构体内的任何地方都能适用 只能在所定义的进程中使用 行为特性 在进程的最后才对信号赋值 立即赋值 异：（1）使用和定义范围：前者是实体，结构体和程序包；后者仅限于定义了变量的进程或子程序的顺序语句。（2）前者克列入敏感表，而后者不能。（3）前者可以容纳当前值还可以保持历史值，后者为临时的数据存储单元。（4）前者属于并行信号赋值，后者属于顺序信号赋值。 同：两者都是描述硬件系统的基本数据对象。 （2）第7章 有限状态机的设计 7.1 一般有限状态机的设计 状态机的必要性及组成，各个部分的作用 课本；(1)高效的顺序控制模型(2)容易利用现成的EDA优化工具(3)性能稳定(4)设计实现效率高(5)高速性能(6)高可靠性能 课件：（1）有限状态机克服了纯硬件数字系统顺序方式控制不灵活的缺点。（2）状态机的结构模式相对简单（3）状态机容易构成性能良好的同步时序逻辑模块，有效消除竞争冒险。（4）状态机的VHDL表述丰富多样（5）在高速运算和控制方面，状态机更有其巨大的优势。（6）就可靠性而言，状态机的优势也是十分明显的 组成部分： （1）说明部分：使用TYPE语句定义性的数据类型 （2）主控时序进程 ：负责状态机运转和在时钟驱动下负责状态装换的过程。 （3）主控组合进程：主控组合进程的任务是根据外部输入的控制信号（包括来自状态机外部的信号和来自状态机内部其它非主控的组合或时序进程的信号），或（和）当前状态的状态值确定下一