CMOS电路中的闩锁效应.docVIP

闩锁效应的简介 基于CMOS技术的集成电路，是目前大规模(LSI)和超大规模(VLSI)集成电路中广泛应用的一种电路结构，相对于传统的双极型、NMOS和PMOS集成电路而言，其主要的优点是低功耗、较佳的噪声抑制能力、很高的输入阻抗等。虽然CMOS电路具有以上众多优点，然而隐含于体硅CMOS(指在硅衬底上制作的CMOS)结构中的闩锁效应不但是CMOS电路的主要失效机理，也是阻碍CMOS电路集成度提高的主要因素之一。 闩锁效应就是指CMOS器件所固有的寄生双极晶体管（又称寄生可控硅，简称SCR）被触发导通，在电源和地之间形成低阻抗大电流的通路，导致器件无法正常工作，甚至烧毁器件的现象。这种寄生双极晶体管存在CMOS器件内的各个部分，包括输入端、输出端、内部反相器等。当外来干扰噪声使某个寄生晶体管被触发导通时，就可能诱发闩锁，这种外来干扰噪声常常是随机的，如电源的浪涌脉冲、静电放电、辐射等。闩锁效应往往发生在芯片中某一局部区域，有两种情况：一种是闩锁只发生在外围与输入、输出有关的地方，另一种是闩锁可能发生在芯片的任何地方，在使用中前一种情况遇到较多。 CMOS电路闩锁效应的形成机理 寄生双极晶体管介绍 带有寄生双极型晶体管的N阱CMOS结构剖面图如图1所示。由图1可以看出，CMOS反相器结构带有纵向的PNP和横向的NPN双极型晶体管。N阱和P衬底分别起两个作用，N阱既是纵向PNP管的基区，又是横向NPN管的集电区；同样，P衬底既是横向NPN管的基区，又是纵向PNP管的集电区。在集电极——基极结和集电极接触之间，每个集电区都会产生电压降，它可以用一个集电极电阻来模拟。在图1中，RS1表示从衬底接触到横向NPN管的本征基区的电阻，RS2表示T1的本征基区到T2集电区的电阻，RW1表示T2的本征基区到T1集电区的电阻，RW2表示从N阱接触到纵向PNP管T2的本征基区的电阻。 图1 N阱CMOS反相器剖面图 闩锁效应的触发 提取图l中寄生双极晶体管以及寄生电阻，得到如图2所示的四层正反馈PNPN结构。CMOS反相器在正常工作的情况下，寄生的双极晶体管处在截至状态，器件正常工作。 图2 寄生双极晶体管等效电路 对于图2的PNPN正反馈环路结构，如果A点有触发电流流过衬底电阻RS1，使得RS1上的压降UA升高，如果达到晶体管T1发射结正向导通压降，就会使T1导通。T1管的集电极电流IC1增大，使得阱电阻RW2上的压降UB下降；UB的下降使得T2的UBE2增大而导通，IC2增大，结果导致UA继续增加，如果环路增益大于或等于1，这种状态将持续下去，直到两个晶体管完全导通，导通后，CMOS反相器处于闩锁状态，其导通电流取决于整个环路的负载及电源电压。 要完成这样的闩锁效应的触发，必须具备以下几个条件： (1)其PNPN结构的环路电流增益要求大于1，即：βNPN×βPNP≥1。 (2)触发条件使一个晶体管处于正向偏置，并产生足够大的集电极电流使另一寄生晶体管也处于正向偏置而导通。即： 毛IS1RS1≥UBE1；或者IW2RW2≥UBE2 上式中：UBE1是寄生晶体管T1的发射结正向导通压降；UBE2是寄生晶体管T2的发射结正向导通压降；IS1是流过衬底电阻的电流，IW2是流过阱电阻的电流。 (3) 外来干扰噪声消失后，只有当电源提供的电流大于寄生可控硅的维持电流或电路工作电压大于维持电压时，导通状态才能继续维持，否则电路将退出闩锁状态。