电子技术基础 数字部分(第六版) 康华光第2章逻辑代数与硬件描述语言基础共5节.ppt

2 .逻辑代数与硬件描述语言基础;教学基本要求; 2.1.1 逻辑代数的基本定律和恒等式;2.1 逻辑代数的基本定理和规则;　1、基本公式;重叠律：;;; 2.1.2 逻辑代数的基本规则 ;对于任意一个逻辑表达式L，若将其中所有的与（? ）换成或（+），或（+）换成与（?）；原变量换为反变量，反变量换为原变量；将1换成0，0换成1；则得到的结果就是原函数的反函数。;对于任何逻辑函数式，若将其中的与（? ）换成或（+），或（+）换成与（?）；并将1换成0，0换成1；那么，所得的新的函数式就是L的对偶式，记作 。 ;2.2 逻辑函数表达式的形式;2.2 逻辑函数表达式的形式; n个变量X1, X2, …, Xn的最小项是n个因子的乘积，每个变量 都以它的原变量或非变量的形式在乘积项中出现，且仅出 现一次。一般n个变量的最小项应有2n个。 ;;3、最小项的编号 ; 2. 最小项表达式 ; 例2 将 ; n个变量X1, X2, …, Xn的最大项是n个因子或相，每个变量 都以它的原变量或非变量的形式在或项中出现，且仅出 现一次。一般n个变量的最大项应有2n个。 ;1. 最大项的定义和性质; 例: 逻辑电路的真值表如右，写出最小项和最大项表达式。;2.3 逻辑函数的代数化简法; 2.3 逻辑函数的代数法化简;“或-与”表达式;1、逻辑函数的化简;吸收法： ; 通常在一片集成电路芯片中只有一种门电路，为了减少门电路的种类，需要对逻辑函数表达式进行变换。;2.4 逻辑函数的卡诺图化简法;1.逻辑代数与普通代数的公式易混淆，化简过程要求对所 有公式熟练掌握； 2.代数法化简无一套完善的方法可循，它依赖于人的经验 和灵活性； 3.用这种化简方法技巧强，较难掌握。特别是对代数化简 后得到的逻辑表达式是否是最简式判断有一定困难。 卡诺图法可以比较简便地得到最简的逻辑表达式。;2.2.3 用卡诺图表示逻辑函数;;3. 已知逻辑函数画卡诺图;例2 画出下式的卡诺图; 2.4.2 用卡诺图化简逻辑函数 ;2、化简的步骤;画包围圈时应遵循的原则： ;例 :用卡诺图法化简下列逻辑函数;;3、具有无关项的化简;例: 要求设计一个逻辑电路，能够判断一位十进制数是奇数还是偶数，当十进制数为奇数时，电路输出为1，当十进制数为偶数时，电路输出为0。; 2.5.1 Verilog语言的基本语法规则 2.5.2 变量的数据类型 2.5.3 运算符及其优先级 2.5.4 Verilog内部的基本门级元件 2.5.5 Verilog程序的基本结构 2.5.6 逻辑功能的仿真与测试;硬件描述语言HDL(Hardware Description Languag ) 类似于高级程序设计语言.它是一种以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式，复杂数字逻辑系统完成的逻辑功能。HDL是高层次自动化设计的起点和基础.; ;2.5.1 Verilog语言的基本语法规则 ;为了表示数字逻辑电路的逻辑状态，Verilog语言规定了 4种基本的逻辑值。 ;5．常量及其表示;2.5.2 变量的数据类型;寄存器型变量对应的是具有状态保持作用的电等路元件,如触发器寄存器。寄存器型变量只能在initial或always内部被赋值。;1. 运算符;对同一个操作数的重复拼接还可以双重大括号构成的运算符{{}} 例如{4{A}}=4’b1111，{2{A},2{B},C}=8’;位运算符与缩位运算的比较;2. 运算符的优先级;一般用法： condition_expr?expr1:expr2;;基本门级元件模型 ;1、多输入门;X;2、多输出门;bufif1真值表;2、每个模块先要进行端口的定义，并说明输入（input)和输出 （output),然后对模块功能进行描述。;模块定义的一般语法结构如下：;;module mux2to1_dataflow(D0, D1, S, Y ); input D0, D1, S; output Y; wire Y ; //下面是逻辑功能描述 assign Y = (~S D0) | (S D1); //表达式左边Y必须是wire型 endmodule ;数据类型说明 ;2.5.6 逻辑功能的仿真与测试