具有p型埋层PSOI结构的耐压分析.pdfVIP

1 2 2 2 2 2 2 2 2 2 2 2 2 1 第 26 卷 　第 11 期 半 　导 　体 　学 　报 Vol. 26 　No. 11 2005 年 11 月 CHIN ESE J OURNAL OF SEMICONDUCTORS Nov. ,2005 具有 p 型埋层 PSOI 结构的耐压分析 段宝兴 　张 　波 　李肇基 (电子科技大学 IC 设计中心 , 成都 　610054) 摘要 : 提出了一种具有 p 型埋???的 PSOI 器件耐压新结构 ,称为埋层 PSOI(BPSOI) 其耐压机理是 ,通过 p 型埋层 电荷产生的附加电场调制作用 ,导致表面电场分布中产生新的峰而使击穿电压提高 ;p 型埋层的电中性作用增加了 2 2 2 2 Ζ 漂移区优化的浓度而使比导通电阻降低. 借助二维 M EDICI 数值分析软件 ,获得此结构较一般 PSOI 的击穿电压提 高 52 %～58 %、比导通电阻降低 45 %～48 %. 关键词 : BPSOI ; 附加电场 ; 击穿电压 ; 比导通电阻 EEACC : 2560B ; 2560P 中图分类号 : TN386 　　　文献标识码 : A 　　　文章编号 : 0253 4177 (2005) 11 2149 05 同决定 (取决于两个最低者) ,所以 ,如果不通过优化 1 　引言 一般 PSOI 表面电场来提高横向耐压 ,则器件的击 穿电压得不到提高. 而在降低衬底浓度 、提高纵向耐 近年来 ,对 SOI ( silicon on insulator) 智能功率 压的同时 ,根据 RESU RF 原理 ,会使漂移区优化的 IC 的研究十分活跃. SOI 技术以其理想的介质隔离 浓度降低 ,这必然引起器件的比导通电阻增大. (DI) 性能 ,相对简单的介质隔离工艺等优点 ,使智 为了解决这些矛盾 ,本文提出了一种具有 p 型 能功率 IC 中的低压电路与高压器件之间可以实现 埋层的 PSOI 耐压结构 ,称为埋层 PSOI(buried par 几乎理想的电隔离 ,与结隔离 (J I) 智能功率相比 ,具 tial s