原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
数字逻辑第恋涅章
第六章 采用中、大规模集成电路 的逻辑设计;本章内容：
加法器、数值比较器、译码器、多路选择器、计数器、寄存器、只读存储器、可编程逻辑阵列
;一、二进制并行加法器;2.改进（先行进位并行加法器）;F4 F3 F2 F1;3.芯片举例;例2、用74283设计一个8421BCD码到余3码的代码转换器。
;十;和的范围为0到19 ，在0~9范围时，直接输出；在10~19范围时，需要+6修正，所以需两片74283芯片。
;二、数值比较器7485
;三、译码器;74138;S1S2S3; Y0 = M0 = m0;应用举例;2.用74183实现全减器;电路图：;3.用74183实现四-十六译码器;ABCD;分析：四输入，十六输出，需要用两片74138；
0000~0111时，74138Ⅰ工作，
1000~1111时，74138Ⅱ工作。;四、多路选择器;A1A0; 多路选择器可实现任意一个n变量的逻辑函数，一般取其中的n-1个变量作为多路选择器的选择信号，另外一个变量作为数据输入。;练习：用74153实现F（A，B）=AB+AB;课前练习：用JK触发器设计一个十进制同步递增计数器。;状态表：;J4=Q3Q2Q1，K4=Q1，J3=K3=Q2Q1 J2=Q4Q1，K2=Q1，J1=K1=1;画电路图;五、计数器; 四位二进制可逆计数器74193; 计数过程：; 举例：;LD; 例2.用74193设计模12递减计数器。;ABCD; 例3.用74193实现两位十进制递增计数器。; 六、寄存器; 中规模集成四位双向移位寄存器74194; 举例
用74194构成模4环形计数器（初态1100）;D3D2D1D0; 七、只读存储器; 1.ROM结构;;?;例1.用ROM实现一个二进制数到格雷码的代码转换器;Evaluation only.
Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0.
Copyright 2004-2011 Aspose Pty Ltd.;B3B3B2B2B1B1B0B0; 例2.用ROM实现一个л发生器,输入为四位二进制数（由计数器产生0-15）,输出为8421BCD码,串行地产生常数л=3.14159263589793。;A3A2A1A0;Evaluation only.
Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0.
Copyright 2004-2011 Aspose Pty Ltd.;?;八、可编程逻辑阵列PLA（Progamable Logic Array）;例1.用PLA实现F1（A，B，C）=AB+AC
F2=m2+m5+m6;……;例.设计一个LED专用译码器。;用卡诺图法化简可得a、b、c、d、e、f、g的最简表达式。
文档评论（0）