数字逻辑第频倪章.pptVIP

第 七 章 中规模通用集成电路及其应用 ;;本章知识要点： ;;　　1．串行进位二进制并行加法器：由全加器级联构成，高位的进位输出依赖于低位的进位输入。;　　如何提高加法器的运算速度? 必须设法减小或去除由于进位信号逐级传送所花费的时间，使各位的进位直接由加数和被加数来决定，而不需依赖低位进位。根据这一思想设计的加法器称为超前进位(又称先行进位)二进制并行加法器。 ;　　四位二进制并行加法器的构成思想如下： ;　　当 i=1、2、3、4时，可得到4位并行加法器各位的进位输出函数表达式为：;;;　　例 用4位二进制并行加法器设计一个4位二进制并行加法/减法器。 ; 可用一片4位二进制并行加法器和4个异或门实现上述逻辑功能。 ;实现给定功能的逻辑电路图如下： ;7.1.2 译码器和编码器 ;1．二进制译码器 ; 常见的MSI二进制译码器有2-4线(2输入4输出)??码器、3-8线(3输入8输出)译码器和4-16线(4输入16输出)译码器等。 图(a)、(b)所示分别是74138型3-8线译码器的管脚排列图和逻辑符号。 ;74138译码器真值表;2．二-十进制译码器 ; 功能:数字显示译码器是驱动显示器件(如荧光数码管、液晶数码管等)的核心部件，它可以将输入代码转换成相应数字，并在数码管上显示出来。 ;　　译码器在数字系统中的应用非常广泛，它的典型用途是实现存储器的地址译码、控制器中的指令译码、代码翻译、显示译码等。除此之外，还可用译码器实现各种组合逻辑功能。下面举例说明在逻辑设计中的应用。 ;全减器真值表 ; 用译码器74138和与非门实现全减器功能时，只需将全减器的输入变量Ai Bi Gi-1依次与译码器的输入A2、A1、A0相连接，译码器使能输入端 接固定工作电平，便可在译码器输出端得到输入变量的最小项之“非”。 根据全减器的输出函数表达式，将相应最小项的“非”送至与非门输入端，便可实现全减器的功能。逻辑电路图如下图所示。 ;　　类型：编码器按照被编信号的不同特点和要求，有各种不同的类型，最常见的有二-十进制编码器(又称十进制-BCD码编码器)和优先编码器。 ;　　这种编码器由10个输入端代表10个不同数字，4个输出端代表相应BCD代码。结构框图如下： ;2．优先编码器;7.1.3 多路选择器和多路分配器 ;1．逻辑特性 ;2．典型芯片 ;(2)四路数据选择器74153的功能表 ; 类似地，可以写出2n路选择器的输出表达式为 ;例 用多路选择器实现以下逻辑函数的功能： F(A,B,C)=∑m(2,3,5,6) ;用8路选择器实现给定函数的逻辑电路图，如下图所示。 ; 例 假定采用4路数据选择器实现逻辑函数 F(A,B,C)=∑m(2,3,5,6) ; 显然，要使4路选择器的输出W与函数F相等，只需 、 、 、 。据此，可作出用4路选择器74153实现给定函数功能的逻辑电路图。; 例 用4路选择器实现4变量逻辑函数  F(A,B,C,D)=∑m(1,2,4,9, 10,11,12,14,15) 的逻辑功能。 ; ① 选用变量A和B作为选择控制变量 ; ② 选用变量C和D作为选择控制变量 ;二、多路分配器 ; 四路分配器的功能如下表所示。 ;7.2.1 计数器 ;　2．计数器的种类 ;1．74193的管脚排列图及逻辑符号 ; 2．引脚功能 ; 3．功能表 ;　　寄存器：数字系统中用来存放数据或运算结果的一种常用逻辑部件。 ; 1．74194的管脚排列图和逻辑符号 ;2．引脚功能 ;3．功能表;7.3.1 集成定时器555及其应用 ;一、5G555的电路结构与逻辑功能 ; 2．5G555的逻辑功能 ; (2) 不外接控制电压时，5G555的逻辑功能 ;二、5G555的应用举例 ;Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd.;Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd.;Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Co