数字钟实验钡抹告.docVIP

数字钟设计与制作报告论文 PAGE  PAGE 15 数字钟实验报告 课题名称：数字钟的设计与制作 组员： 王庆 刘盛清 杨隽 姚琦 邱健斌 姓名： 班级： 电气信息I类112班 实验时间： 实验地点： 指导老师： 目录 一、实验目的3 二、实验任务及要求3 三、实验设计内容3 (一)、设计原理及思路3 （二）、数字钟电路的设计 4 (1)电路组成4 (2)方案分析10 (3)元器件清单11 四、电路制版与焊接11 五、电路调试12 六、实验总结及心得体会13 七、组员分工安排19 一、实验目的： 1．学习了解数码管，译码器，及一些中规模器件的逻辑功能和使用方法。 2．学习和掌握数字钟的设计方法及工作原理。熟悉集成电路的引脚安排，掌 握各芯片的逻辑功能及使用方法了解面包板结构及其接线方法。 3．了解PCB板的制作流程及提高自己的动手能力。 4．学习使用protel软件进行电子电路的原理图设计、印制电路板设计。 5．初步学习手工焊接的方法以及电路的调试等。使学生在学完了《数字电路》课程的基本理论，基本知识后，能够综合运用所学理论知识、拓宽知识面，系统地进行电子电路的工程实践训练，学会检查电路的故障与排除故障的一般方法 锻炼动手能力，培养工程师的基本技能，提高分析问题和解决问题的能力。 二、实验任务及要求 1．设计一个二十四小时制的数字钟，时、分、秒分别由二十四进制、六十进制、六十进制计数器来完成计时功能。 2．能够准确校时，可以分别对时、分进行单独校时，使其到达标准时间。 3．能够准确计时，以数字形式显示时、分，发光二极管显示秒。 4.根据经济原则选择元器件及参数； 5..小组进行电路焊接、调试、测试电路性能，撰写整理设计说明书。 三、实验设计内容 1、设计原理及思路 3．1数字钟的构成 数字钟一般由振荡器、分频器、计数器、译码器、显示器、较时电路、报时电路等部分组成，这些都是数字电路中应用最广的基本电路 3．2原理分析 数字钟实际上是一个对标准频率（1Hz）进行计数的计数电路。振荡器产生的时钟信号经过分频器形成秒脉冲信号，秒脉冲信号输入计数器进行计数，并把累计结果以“时”、“分”、“秒”的数字显示出来。秒计数器电路计满60后触发分计数器电路，分计数器电路计满60后触发时计数器电路，当计满24小时后又开始下一轮的循环计数。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路可以对分和时进行校时。 时显示器 分显示器 秒显示器 分计时器 时译码器 秒计时器 秒译码器 分译码器 时计时器 校时电路 电源地线 频率发生 译码器 图1 基本框图 从上图可知，数字钟由以上各部分电路组成。 振荡器产生的1Hz的脉冲作为数字钟的标准秒脉冲。秒计数器计满60后向分计数器个位进位，分计数器计满60后向小时计数器个位进位并且小时计数器按照二十四进制计数。计数器的输出经译码器送显示器。校时电路可分别对时、分进行单独校时，以达到标准时间。 由框图可知电路主要由振荡电路、计数电路、显示电路以及校时电路四大部分组成。下面将对各部分电路进行设计: 2、数字钟电路的设计 数字钟电路主要由振荡电路、计数电路、显示电路以及校时电路四大部分组成。下面将对各部分电路进行设计。 以下是本实验所设计的方案： 1、电路组成： （1）振荡电路 振荡电路振荡电路由555定时器和电阻，电容串并联构成。图示电路即可产生1HZ的标准秒脉冲，用于电路的计时的脉冲 电路原理图如图11所示： 图11 555定时器的脉冲电路 在采用此方案之前，是用555定时器产生1KHZ的脉冲信号，然后再用三个160计数器依次分频得到1HZ的计数脉冲，虽然用555加接电容和电阻会因没有十分合适的电阻阻值而不是十分的精确，但我们在实验室里接成电路后发现没有很大的区别。这样子不仅少了些元器件更加的经济，而且电路更简单，在后面画PCB图时会省去很大的的麻烦，后来在实验的过程中也确实证明了这一点。 （2）计数电路 计数电路分别有二十四进制和六十进制的计数器电路组成，对标准脉冲进行计数，用74ls160实现计数，时分电路图如图3、图4所示： 时的计数电路实行二十四进制，当到达24小时时，进行清零后又开始新的计数来循环。计数电路通过输入端进行与非后的输出来实现。当秒的计数到达59时，再来一个脉冲时，上升沿触发，进到分的个位，同时秒实行置数。当分的计数到达59，同时秒的计数到达59，再来一个脉冲后，分将进位到时的个位，同时秒与分实现置数，当时计数到23时，秒、分计数到59、59 时，再来一个脉冲将实现