数电实验三报告.docxVIP

《数字电子技术基础》实验报告 实验室名称：信息学院2402 班 级：电科班 学生姓名：吕佳琪 学 号：20121060025 指导教师：陈志坚 学 期：2013－2014学年下学期 2014年5月 译码器和数据选择器 实验目的 1.熟悉集成译码器和数据选择器。 2.掌握集成译码器和数据选择器的应用。 3.学习组合逻辑电路的设计。 实验仪器及器件 1.双踪示波器 2.器件： 74LS00 二输入端四“与非”门 1片 74LS20 四输入端双“与非”门 1片 74LS139 双2-4线译码器 1片 74LS153 双4选1数据选择器 1片 实验内容 1.译码器的功能测试 将74LS139译码器按图3.1接线，按表3.1分别置位输入电平，填输出状态表。 表3.1 输入输出使能选择EA1A0Y3Y2Y1Y0HXX1111L001110L011101L101011L110111 2.译码器转换 将双2-4线译码器转换为3-8线译码器。 、画出转换电路图。 、在实验箱上接线并验证设计是否正确。 、设计并填写该3-8线译码器逻辑功能表，画出输入、输出波形。 输入输 出GBA1Y01Y11Y21Y32Y02Y12Y22Y300001111111001101111110101101111101111101111100111101111011111101111011111101111111111103.数据选择器的测试及应用 将双4选1数据选择器74LS153参照图3.2接线，测试器逻辑功能并填写功能表3.2。 将实验箱上4个不同频率的脉冲信号接到数据选择器的4个输入端，将选择端置位，使输入端可以分别观察到4种不同频率的脉冲信号。 （3）分析上述实验结果并总结数据选择器的作用。数据选择器(MUX)的逻辑功能是在地址选择信号的控制下，从多路数据中选择一路数据作为输出信号。 表3.2 输出控制选择端数据输入端输出EA1A0D3D2D1D0YH××××××0LLL×××L0LLL×××H1LLH××L×0LLH××H×1LHL×L××0LHL×H××1LHHL×××0LHHH×××1使能选择端输出GBAY1XX000025KHz00150KHz010100KHz011200KHz4.应用设计 （1）、用2-4线译码器74LS139和少量逻辑门设计一个1位全减器。列出真值表和卡诺盘，画出原理图，在实验箱上接线并验证设计是否正确。 （2）、用4选1数据选择器74LS153和少量逻辑门设计一个1位全加器。列出真值表和卡诺盘，画出原理图，在实验箱上接线并验证设计是否正确。 （1）[解] 用74LS139组合成74LS138。 设ai为被减数，bi为减数，ci-1为来自低位的借位， 首先列出全减器真值表，然后将Di ，Ci 表达式写成非-与非形式。最后外加与非门实现之。由全减器真值表知： 同理可知 令ai =A2，bi =A1，ci-1=A0。电路如所示。 全减器真值表 （2）逻辑函数为： 全加器真值表 ABCn-1YCn0000000110010100110110010101011100111111 五、实验报告 1.画出实验要求的波形图。 2.画出实验2、3、4的逻辑图。 3.总结译码器和数据选择器的使用体会。 4.总结组合逻辑电路的设计方法。 六、常用集成电路引脚图（三）